

(11) Publication number:

11345888 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number:

11108819

(51) Intl.

H01L 21/8247 H01L 29/788 H01L 29/792

CI.:

H01L 27/115

(22) Application date: 16.04.99

(30) Priority:

16.04.98 US 98 61024

(43) Date of application

publication:

14.12.99

(84) Designated

contracting states:

(71)

MATSUSHITA ELECTRIC IND CO LTD

Applicant:

HALO LSI DESIGN & DEVICE

TECHNOL INC

(72) Inventor: HORI ATSUSHI

KATO JUNICHI **ODANAKA SHINJI**

OGURA SEIKI

(74)

Representative:


(54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To realize increase in the writing rate and reduction of the writing voltage by improving the injection efficiency of channel hot electrons.

SOLUTION: In this nonvolatile semiconductor memory device, in which a floating gate electrode 3 is overlapped with a part of a drain region 11b, a region having a constant impurity concentration Nd horizontally laterally along a channel longitudinal direction is included in the overlapped part. Since the peak position in an intensity distribution 31 of a channel longitudinal electric field generated in the vicinity of a surface of a silicon substrate 1 is much shifted inward of the drain-side edge of the floating gate electrode 3 in a data write mode. hot electrons generated can be injected efficiently into the floating gate electrode 3.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平11-345888

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 21/8247

29/788

29/792

27/115

H01L 29/78

371

27/10

434

審査請求 有 請求項の数35 OL (全 24 頁)

(21)出願番号

特願平11-108819

(22)出願日

平成11年(1999) 4月16日

(31)優先権主張番号 09/061024

(32)優先日

1998年4月16日

(33)優先権主張国

米国(US)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(71)出顧人 598165507

ヘイロー エルエスアイ デザイン アン

ド デパイステクノロジー インコーポレ

イテッド

アメリカ合衆国, ニューヨーク州 12590,

ワッピンジャーズ フォールス オールド

ホープウェル ロード 140

(74)代理人 弁理士 前田 弘 (外1名)


最終頁に続く

(54) 【発明の名称】 不揮発性半導体記憶装置およびその製造方法

(57)【要約】

【課題】 チャネルホットエレクトロンの注入効率を向 上し、書き込み速度の向上または書き込み電圧の低化を はかる。

【解決手段】 浮遊ゲート電極3がドレイン領域11b の一部分とオーバーラップしている不揮発性半導体記憶 装置において、チャネル長方向に沿って水平横方向に不 純物濃度Ndが一定の領域をオーバーラップ部分内に有 する。データ書き込み時にシリコン基板1の表面付近に 形成されるチャネル長方向電界の強度分布31のピーク 位置が浮遊ゲート電極3のドレイン側エッジより内部に 大きくシフトしているため、生成されたホットエレクト ロンが効率良く浮遊ゲート電極3に注入される。



(2)

【特許請求の範囲】

第1導電型の半導体領域と、 【請求項1】

前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域 と、

1

前記半導体領域内に形成された第2導電型のドレイン領

前記半導体領域内に形成され、前記ソース領域と前記ド レイン領域との間に位置するチャネル領域とを備えた不 10 揮発性半導体記憶装置であって、

前記ゲート電極は、前記ドレイン領域の一部分にオーバ ーラップしており、

前記ゲート電極によってオーバーラップされている前記 ドレイン領域の前記一部分は、不純物濃度がチャネル長 方向に沿ってほぼ一定の均一領域を含んでいる、不揮発 性半導体記憶装置。

【請求項2】 前記ドレイン領域の前記均一領域の前記 チャネル長方向に沿って計測したサイズは、50nm以 上である請求項1に記載の不揮発性半導体記憶装置。

【請求項3】 チャネル長が0. 4 μ m以下であり、か つ、前記ドレイン領域の前記一部分の前記チャネル長方 向に沿って計測したサイズが、80nm以上である請求 項1に記載の不揮発性半導体記憶装置。

【請求項4】 前記ドレイン領域の前記一部分の前記チ ャネル長方向に沿って計測したサイズは、前記ドレイン 領域の前記―部分の厚さよりも大きい請求項1に記載の 不揮発性半導体記憶装置。

【請求項5】 前記ドレイン領域の前記一部分に含まれ る前記均一領域の不純物濃度は、前記ドレイン領域のう ち前記ゲート電極がオーバーラップしていない領域の不 純物濃度よりも低い請求項1に記載の不揮発性半導体記 憶装置。

【請求項6】 前記ドレイン領域は、

前記半導体領域の表面に形成された第1の不純物拡散層 と、

前記第1の不純物拡散層に電気的に接続され、前記第1 の不純物拡散層の不純物濃度よりも高い不純物濃度を持 つ第2の不純物拡散層とを含んでおり、

前記ドレイン領域の前記一部分は、前記第1の不純物拡 散層から形成されており、

前記第2の不純物拡散層は、前記ドレイン領域にドレイ ン電圧を供給する配線とコンタクトしており、前記ドレ イン電圧を前記第1の不純物拡散層に伝達する機能を有 する請求項5に記載の不揮発性半導体記憶装置。

【請求項7】 前記ドレイン領域は第3の不純物拡散層 を含み、

前記第3の不純物拡散層は、前記半導体領域の表面に形 成され、前記第1の不純物拡散層と前記第2の不純物拡 散層とを電気的に相互接続し、前記第1の不純物拡散層 50 請求項12に記載の不揮発性半導体記憶装置。

の不純物濃度よりも高く前記第2の不純物拡散層の不純 物濃度よりも低い不純物濃度を持つ、請求項6に記載の 不揮発性半導体記憶装置。

【請求項8】 前記ドレイン領域の前記第3の不純物拡 散層の少なくとも一部は、前記ゲート電極によってオー バーラップされている請求項7に記載の不揮発性半導体 記憶装置。

【請求項9】 前記チャネル領域は、前記ドレイン領域 の前記一部分に接する位置に形成された第1導電型の不 純物拡散層を含んでおり、

前記第1導電型の不純物拡散層は、前記第1導電型の半 導体領域の他の部分の不純物濃度よりも高い不純物濃度 を有している、請求項1から8の何れかに記載の不揮発 性半導体記憶装置。

【請求項10】 前記ドレイン領域は、前記第2の不純 物拡散層と前記半導体領域との間に設けられた第2導電 型の低濃度不純物拡散層を含み、

前記低濃度不純物拡散層は、前記第3の不純物拡散層の 不純物濃度よりも低い不純物濃度を持つ、請求項7に記 20 載の不揮発性半導体記憶装置。

【請求項11】 前記チャネル領域は、前記ドレイン領 域の前記一部分に接する位置に形成された第1導電型の 不純物拡散層を含んでおり、

前記第1導電型の不純物拡散層は、前記第1導電型の半 導体領域の不純物濃度よりも高い不純物濃度を有してい る、請求項10に記載の不揮発性半導体記憶装置。

【請求項12】 第1導電型の半導体領域と、

前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域 と、

前記半導体基板内に形成された第2導電型のドレイン領 域と、

前記半導体基板内に形成され、前記ソース領域と前記ド レイン領域との間に位置するチャネル領域とを備えた不 揮発性半導体記憶装置であって、

前記ゲート電極は、前記ドレイン領域の一部分にオーバ ーラップしており、

前記ゲート電極にオーバーラップされている前記ドレイ 40 ン領域の前記一部分のチャネル長方向に沿って計測した サイズは、前記ドレイン領域中の第2導電型不純物の横 方向拡散長よりも大きい、不揮発性半導体記憶装置。

【請求項13】 前記ゲート電極にオーバーラップされ ている前記ドレイン領域の前記一部分のチャネル長方向 に沿って計測したサイズは、前記ドレイン領域の前記一 部分の厚さよりも大きい、請求項12に不揮発性半導体 記憶装置。

【請求項14】 前記ドレイン領域の前記一部分は、斜 めイオン注入法によって注入された不純物を含んでいる

【請求項15】 チャネル長が0.4 μ m以下であり、かつ、前記ドレイン領域の前記一部分の前記チャネル長方向に沿って計測したサイズが、80 n m以上である請求項12に記載の不揮発性半導体記憶装置。

【請求項16】 前記ドレイン領域の前記一部分の不純物濃度は、前記ドレイン領域のうち前記ゲート電極がオーバーラップしていない領域の不純物濃度よりも低い請求項12に記載の不揮発性半導体記憶装置。

【請求項17】 前記ドレイン領域は、

前記半導体領域の表面に形成された第1の不純物拡散層 と、

前記第1の不純物拡散層に電気的に接続され、前記第1 の不純物拡散層の不純物濃度よりも高い不純物濃度を持 つ第2の不純物拡散層とを含んでおり、

前記ドレイン領域の前記一部分は、前記第1の不純物拡 散層から形成されており、

前記第2の不純物拡散層は、前記ドレイン領域にドレイン電圧を供給する配線とコンタクトしており、前記ドレイン電圧を前記第1の不純物拡散層に伝達する機能を有する請求項16に記載の不揮発性半導体記憶装置。

【請求項18】 前記ドレイン領域は第3の不純物拡散 層を含み、

前記第3の不純物拡散層は、

前記半導体領域の表面に形成され、

前記第1の不純物拡散層と前記第2の不純物拡散層とを 電気的に相互接続し、

前記第1の不純物拡散層の不純物濃度よりも高く前記第2の不純物拡散層の不純物濃度よりも低い不純物濃度を持つ、請求項16に記載の不揮発性半導体記憶装置。

【請求項19】 前記ドレイン領域の前記第3の不純物 30 拡散層の少なくとも一部は、前記ゲート電極によってオーバーラップされている請求項18に記載の不揮発性半 導体記憶装置。

【請求項20】 前記チャネル領域は、前記ドレイン領域の前記一部分に接する位置に形成された第1導電型の不純物拡散層を含んでおり、

前記第1導電型の不純物拡散層は、前記第1導電型の半 導体領域の不純物濃度よりも高い不純物濃度を有してい る、請求項12から19の何れかに記載の不揮発性半導 体記憶装置。

【請求項21】 前記ドレイン領域は、前記第2の不純物拡散層と前記半導体領域との間に設けられた第2導電型の低濃度不純物拡散層を含み、

前記低濃度不純物拡散層は、前記第3の不純物拡散層の 不純物濃度よりも低い不純物濃度を持つ、請求項18に 記載の不揮発性半導体記憶装置。

【請求項22】 前記チャネル領域は、前記ドレイン領域の前記一部分に接する位置に形成された第1導電型の不純物拡散層を含んでおり、

前記第1導電型の不純物拡散層は、前記第1導電型の半 50

導体領域の不純物濃度よりも高い不純物濃度を有している、請求項21に記載の不揮発性半導体記憶装置。

【請求項23】 第1導電型の半導体領域と、

前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域と、

前記半導体領域内に形成された第2導電型のドレイン領域と、

10 前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置であって、

データ書き込み時に前記半導体領域の表面に形成される チャネル長方向電界の強度ピーク位置が、前記ゲート電 極のエッジよりも前記チャネル領域の中心部に向かって シフトしており、しかも、そのシフト量は、前記ドレイン領域中の第2導電型不純物の横方向拡散長よりも大き い不揮発性半導体記憶装置。

【請求項24】 第1導電型の半導体領域と、

20 前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域と、

前記半導体領域内に形成された第2導電型のドレイン領域と、

前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置の製造方法であって、

前記ソース領域および前記ドレイン領域を形成する前 に、前記半導体領域のうち前記チャネル領域となる領域 をマスクで覆う工程と、

前記半導体領域のうち前記マスクで覆われてない領域 に、前記ドレイン領域の少なくとも一部として機能する 第2導電型不純物拡散層を形成する工程と、

前記マスクを除去する工程と、

前記ドレイン領域の一部として機能する前記第2導電型 不純物拡散層の一部分および前記チャネル領域の両方を 覆うようにして前記ゲート電極を形成するゲート形成工 程と、を包含し、

40 前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分が、チャネル長方向に沿って横方向に不純物濃度一定の均一領域を含むように実行される不揮発性半導体記憶装置の製造方法。

【請求項25】 第1導電型の半導体領域と、

前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域 と、

50 前記半導体領域内に形成された第2導電型のドレイン領

5

域と、

前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置の製造方法であって、

前記ソース領域および前記ドレイン領域を形成する前に、前記半導体領域のうち少なくとも前記チャネル領域となる領域および前記ソース領域となる領域をマスクで 覆う工程と、

前記半導体領域のうち前記マスクで覆われていない領域 に、前記ドレイン領域の少なくとも一部として機能する 第2導電型不純物拡散層を形成する工程と、

前記マスクを除去する工程と、

前記ドレイン領域の一部として機能する前記第2導電型 不純物拡散層の一部分を覆うようにして前記ゲート電極 を形成するゲート形成工程と、を包含し、

前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分が、チャネル長方向に沿って横方向に不純物濃度一定の均一領域を含むように実行される不揮発性半導体記憶装置の製造方法。

【請求項26】 前記ゲート形成工程は、前記第2導電型不純物拡散層の前記均一領域の前記チャネル長方向に沿って計測したサイズが、50nm以上となるように実行される請求項24に記載の不揮発性半導体記憶装置の製造方法。

【請求項27】 前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分の前記チャネル長方向に沿って計測したサイズが、80nm以上となるように実行される請求項24に記載の不揮発性半導体記憶装置の製造方法。

【請求項28】 前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分の前記チャネル長方向に沿って計測したサイズが、前記第2導電型不純物拡散層の前記一部分の厚さよりも大きくなるように実行される請求項24に記載の不揮発性半導体記憶装置の製造方法。

【請求項29】 前記ゲート電極の形成後に、少なくとも前記ゲート電極をマスクとして前記半導体領域に第2 導電型不純物を注入することによって前記ソース領域および前記ドレイン領域の形成を完了する高レベルドーピング工程を更に包含する、請求項24に記載の不揮発性 半導体記憶装置の製造方法。

【請求項30】 前記ゲート電極の形成後、前記高レベルドーピング工程の前に、前記ゲート電極をマスクとして前記半導体領域に第2導電型不純物を注入することによって、前記第2導電型不純物拡散層の不純物濃度よりも高い不純物濃度を持つ他の第2導電型不純物拡散層を前記ゲート電極に対して自己整合的に形成する工程と、前記他の第2導電型不純物拡散層を形成した後、前記高レベルドーピング工程の前に、前記ゲート電極および前50

記第2のゲート電極の側面にサイドウォールスペーサを 形成する工程と、を更に包含する、請求項29に記載の 不揮発性半導体記憶装置の製造方法。

6

【請求項31】 前記マスクを形成した後、前記マスクを除去する前において、前記半導体領域のうち前記マスクに覆われてない領域に第1導電型不純物を注入する工程を更に包含し、それによって、最終的に前記チャネル領域は前記第2導電型不純物拡散層に接する位置に第1導電型の不純物拡散層を有する請求項25から30の何10 れかに記載の不揮発性半導体記憶装置の製造方法。

【請求項32】 第1導電型の半導体領域と、

前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域と、

前記半導体領域内に形成された第2導電型のドレイン領域と、

前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不 20 揮発性半導体記憶装置であって、

前記ドレイン領域は、不純物濃度がチャネル長方向に沿ってほぼ一定の第1の不純物拡散層と、前記第1の不純物拡散層の不純物濃度よりも高い不純物濃度を持つ第2の不純物拡散層とを含んでおり、

前記ゲート電極は、前記ドレイン領域の前記第1の不純物拡散層の全体および前記第2の不純物拡散層の一部にオーバーラップしている、不揮発性半導体記憶装置。

【請求項33】 データ書き込み時において、前記第1 の不純物拡散層の少なくとも表面に反転層が形成される 30 ことを特徴とする請求項32に記載の不揮発性半導体記 憶装置。

【請求項34】 第1導電型の半導体領域と、

前記半導体領域上に形成された絶縁膜と、

前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域 と

前記半導体領域内に形成された第2導電型のドレイン領域と、

前記半導体領域内に形成され、前記ソース領域と前記ド 40 レイン領域との間に位置するチャネル領域とを備えた不 揮発性半導体記憶装置であって、

前記ドレイン領域は、データ書き込み時において少なくとも表面に反転層が形成される程度の不純物濃度を持つ第1の不純物拡散層と、前記第1の不純物拡散層の不純物濃度よりも高い不純物濃度を持つ第2の不純物拡散層とを含んでおり、

前記ゲート電極は、前記ドレイン領域の前記第1の不純物拡散層の全体および前記第2の不純物拡散層の一部にオーバーラップしている、不揮発性半導体記憶装置。

0 【請求項35】 第1導電型の半導体領域と、

J

前記半導体領域上に形成された絶縁膜と、 前記絶縁膜上に形成されたゲート電極と、

前記半導体領域内に形成された第2導電型のソース領域

前記半導体領域内に形成された第2導電型のドレイン領 域と、

前記半導体領域内に形成され、前記ソース領域と前記ド レイン領域との間に位置するチャネル領域とを備えた不 揮発性半導体記憶装置であって、

前記ドレイン領域は、前記ゲート電極の電位にかかわら ず実質的に一定のドレイン電位を示す高濃度不純物拡散 層と、前記ゲート電極の電位に応じて表面電位分布が変 化する低濃度不純物拡散層とを含んでおり、

前記ゲート電極は、前記ドレイン領域の低濃度不純物拡 散層の全体および前記第高濃度不純物拡散層の一部にオ ーバーラップしている、不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記 憶装置およびその製造方法に関する。

[0002]

【従来の技術】フラッシュ型EEPROMは、電気的に 書き込み及び消去が可能な不揮発性半導体記憶装置とし て広く用いられている。図1は、従来のフラッシュ型E EPROMの断面を示している。この装置は、図1に示 されるように、シリコン基板101上に形成された積層 ゲート構造と、シリコン基板101内に形成された複雑 な不純物拡散構造とを備えている。このゲート構造は、 シリコン基板101上に形成されたトンネル絶縁膜10 2と、トンネル絶縁膜102上に形成された浮遊ゲート 電極103と、浮遊ゲート電極103上に形成された容 量絶縁膜104と、容量絶縁膜104上に形成された制 御ゲート電極105とを備えている。これらの積層ゲー ト構造の側面には絶縁性サイドウォール109aおよび 109 b が設けられている。不純物拡散構造は、ドレイ ン側において、第1のn⁺型高濃度不純物拡散層110 と第2のn⁺型高濃度不純物拡散層111とを有してお り、これらの不純物拡散層110および111の外側に p型不純物拡散層112が位置している。一方、ソース 側においては、n⁺型高濃度不純物拡散層113とn⁻型 低濃度不純物拡散層114とが形成されている。

【0003】データの書き込み時、シリコン基板101 とトンネル絶縁膜102との界面近傍に形成されるチャ ネル長方向電界の強度ピークは、第1のn⁺型高濃度不 純物拡散層110とp型不純物拡散層112との間の接 合部分に位置している。この電界強度ピーク位置および その近傍でホットエレクトロンが形成され、浮遊ゲート 電極103に注入され、その中に蓄積される。

【0004】データの消去時、浮遊ゲート電極103内

8 って、ソース側のn⁺型高濃度不純物拡散層113~引 き抜かれる。

[0005]

【発明が解決しようとする課題】上記従来の不揮発性半 導体記憶装置には、以下に示す問題点がある。

【0006】まず、従来のフラッシュ型EEPROMに おけるデータ書き込みの速度は、DRAMにおけるデー タ書き込み速度に比較して2桁も遅い。このため、デー タ書き込み時にドレインおよび制御ゲート電極に印加す 10 る電圧を高くしなければならず、それによって回路構成 及び製造工程が複雑になる。

【0007】書き込み速度が遅い原因の1つは、チャネ ルホットエレクトロンが浮遊ゲートへ注入される効率が 悪いことであると考えられる。

【0008】本発明は上記事情に鑑みてなされたもので あり、その目的とするところは、チャネルホットエレク トロンの注入効率を向上し、書き込み速度の向上または 書き込み電圧の低化を可能にする不揮発性半導体記憶装 置およびその製造方法を提供することにある。

20 [0009]

【課題を解決するための手段】本発明による不揮発性半 導体記憶装置は、第1導電型の半導体領域と、前記半導 体領域上に形成された絶縁膜と、前記絶縁膜上に形成さ れたゲート電極と、前記半導体領域内に形成された第2 導電型のソース領域と、前記半導体領域内に形成された 第2導電型のドレイン領域と、前記半導体領域内に形成 され、前記ソース領域と前記ドレイン領域との間に位置 するチャネル領域とを備えた不揮発性半導体記憶装置で あって、前記ゲート電極は、前記ドレイン領域の一部分 30 にオーバーラップしており、前記ゲート電極によってオ ーバーラップされている前記ドレイン領域の前記―部分 は、不純物濃度がチャネル長方向に沿ってほぼ一定の均 一領域を含んでいる。

【0010】好ましい実施形態では、前記ドレイン領域 の前記均一領域の前記チャネル長方向に沿って計測した サイズは、50nm以上である。

【0011】チャネル長が0.4μm以下であり、か つ、前記ドレイン領域の前記一部分の前記チャネル長方 向に沿って計測したサイズが、80mm以上であっても よい。

【0012】前記ドレイン領域の前記一部分の前記チャ ネル長方向に沿って計測したサイズは、前記ドレイン領 域の前記一部分の厚さよりも大きいことが好ましい。

【0013】前記ドレイン領域の前記一部分に含まれる 前記均一領域の不純物濃度は、前記ドレイン領域のうち 前記ゲート電極がオーバーラップしていない領域の不純 物濃度よりも低いことが好ましい。

【0014】前記ドレイン領域は、前記半導体領域の表 面に形成された第1の不純物拡散層と、前記第1の不純 の電子は、トンネル絶縁膜102中のトンネリングによ 50 物拡散層に電気的に接続され、前記第1の不純物拡散層

10

の不純物濃度よりも高い不純物濃度を持つ第2の不純物 拡散層とを含んでおり、前記ドレイン領域の前記一部分 は、前記第1の不純物拡散層から形成されており、前記 第2の不純物拡散層は、前記ドレイン領域にドレイン電 圧を供給する配線とコンタクトしており、前記ドレイン 電圧を前記第1の不純物拡散層に伝達する機能を有する ことが好ましい。

9

【0015】前記ドレイン領域は第3の不純物拡散層を含み、前記第3の不純物拡散層は、前記半導体領域の表面に形成され、前記第1の不純物拡散層と前記第2の不純物拡散層とを電気的に相互接続し、前記第1の不純物拡散層の不純物濃度よりも高く前記第2の不純物拡散層の不純物濃度よりも低い不純物濃度を持つようにしてもよい。

【0016】前記ドレイン領域の前記第3の不純物拡散 層の少なくとも一部は、前記ゲート電極によってオーバ ーラップされていることが好ましい。

【0017】好ましい実施形態では、前記チャネル領域が前記ドレイン領域の前記一部分に接する位置に形成された第1導電型の不純物拡散層を含んでおり、前記第1導電型の不純物拡散層は、前記第1導電型の半導体領域の他の部分の不純物濃度よりも高い不純物濃度を有している。

【0018】前記ドレイン領域は、前記第2の不純物拡 散層と前記半導体領域との間に設けられた第2導電型の 低濃度不純物拡散層を含み、前記低濃度不純物拡散層 は、前記第3の不純物拡散層の不純物濃度よりも低い不 純物濃度を持つようにしてもよい。

【0019】前記チャネル領域は、前記ドレイン領域の 前記一部分に接する位置に形成された第1導電型の不純 物拡散層を含んでおり、前記第1導電型の不純物拡散層 は、前記第1導電型の半導体領域の不純物濃度よりも高 い不純物濃度を有していてもよい。

【0020】本発明による他の不揮発性半導体記憶装置は、第1導電型の半導体領域と、前記半導体領域上に形成されたが一ト電極と、前記半導体領域内に形成された第2導電型のソース領域と、前記半導体基板内に形成された第2導電型のドレイン領域と、前記半導体基板内に形成された第2導電型のドレイン領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置であって、前記ゲート電極は、前記ドレイン領域の一部分にオーバーラップしており、前記ゲート電極にオーバーラップされている前記ドレイン領域の前記一部分のチャネル長方向に沿って計測したサイズは、前記ドレイン領域中の第2導電型不純物の横方向拡散長よりも大きい。

【0021】前記ゲート電極にオーバーラップされている前記ドレイン領域の前記一部分のチャネル長方向に沿って計測したサイズは、前記ドレイン領域の前記一部分の厚さよりも大きいことが好ましい。

【0022】前記ドレイン領域の前記一部分は、斜めイオン注入法によって注入された不純物を含んでいてもよい。

【0023】チャネル長が0.4μm以下であり、かつ、前記ドレイン領域の前記一部分の前記チャネル長方向に沿って計測したサイズが、80nm以上であってもよい。

【0024】前記ドレイン領域の前記一部分の不純物濃度は、前記ドレイン領域のうち前記ゲート電極がオーバーラップしていない領域の不純物濃度よりも低いことが好ましい。

【0025】前記ドレイン領域は、前記半導体領域の表面に形成された第1の不純物拡散層と、前記第1の不純物拡散層の不純物拡散層に電気的に接続され、前記第1の不純物拡散層の不純物濃度よりも高い不純物濃度を持つ第2の不純物拡散層とを含んでおり、前記ドレイン領域の前記一部分は、前記第1の不純物拡散層から形成されており、前記第2の不純物拡散層は、前記ドレイン領域にドレイン電圧を供給する配線とコンタクトしており、前記ドレイン電圧を前記第1の不純物拡散層に伝達する機能を有することが好ましい。

【0026】前記ドレイン領域は第3の不純物拡散層を含み、前記第3の不純物拡散層は、前記半導体領域の表面に形成され、前記第1の不純物拡散層と前記第2の不純物拡散層とを電気的に相互接続し、前記第1の不純物拡散層の不純物濃度よりも高く前記第2の不純物拡散層の不純物濃度よりも低い不純物濃度を持つようにしてもよい。

【0027】前記ドレイン領域の前記第3の不純物拡散 の 層の少なくとも一部は、前記ゲート電極によってオーバ ーラップされていることが好ましい。

【0028】好ましい実施形態では、前記チャネル領域が前記ドレイン領域の前記一部分に接する位置に形成された第1導電型の不純物拡散層を含んでおり、前記第1導電型の不純物拡散層は、前記第1導電型の半導体領域の不純物濃度よりも高い不純物濃度を有している。

【0029】前記ドレイン領域は、前記第2の不純物拡 散層と前記半導体領域との間に設けられた第2導電型の 低濃度不純物拡散層を含み、前記低濃度不純物拡散層 40 は、前記第3の不純物拡散層の不純物濃度よりも低い不 純物濃度を持つようにしてもよい。

【0030】好ましい実施形態では、前記チャネル領域は、前記ドレイン領域の前記一部分に接する位置に形成された第1導電型の不純物拡散層を含んでおり、前記第1導電型の不純物拡散層は、前記第1導電型の半導体領域の不純物濃度よりも高い不純物濃度を有している。

【0031】本発明による不揮発性半導体記憶装置は、 第1導電型の半導体領域と、前記半導体領域上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極 50 と、前記半導体領域内に形成された第2導電型のソース 20

30

40

11

領域と、前記半導体領域内に形成された第2導電型のドレイン領域と、前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置であって、データ書き込み時に前記半導体領域の表面に形成されるチャネル長方向電界の強度ピーク位置が、前記ゲート電極のエッジよりも前記チャネル領域の中心部に向かってシフトしており、しかも、そのシフト量は、前記ドレイン領域中の第2導電型不純物の横方向拡散長よりも大きい。

【0032】本発明による不揮発性半導体記憶装置の製 造方法は、第1導電型の半導体領域と、前記半導体領域 上に形成された絶縁膜と、前記絶縁膜上に形成されたゲ ート電極と、前記半導体領域内に形成された第2導電型 のソース領域と、前記半導体領域内に形成された第2導 電型のドレイン領域と、前記半導体領域内に形成され、 前記ソース領域と前記ドレイン領域との間に位置するチ ャネル領域とを備えた不揮発性半導体記憶装置の製造方 法であって、前記ソース領域および前記ドレイン領域を 形成する前に、前記半導体領域のうち前記チャネル領域 となる領域をマスクで覆う工程と、前記半導体領域のう ち前記マスクで覆われてない領域に、前記ドレイン領域 の少なくとも一部として機能する第2導電型不純物拡散 層を形成する工程と、前記マスクを除去する工程と、前 記ドレイン領域の一部として機能する前記第2導電型不 純物拡散層の一部分および前記チャネル領域の両方を覆 うようにして前記ゲート電極を形成するゲート形成工程 とを包含し、前記ゲート形成工程は、前記ゲート電極に よってオーバーラップされる前記第2導電型不純物拡散 層の前記一部分が、チャネル長方向に沿って横方向に不 純物濃度一定の均一領域を含むように実行される。

【0033】本発明による他の不揮発性半導体記憶装置 の製造方法は、第1導電型の半導体領域と、前記半導体 領域上に形成された絶縁膜と、前記絶縁膜上に形成され たゲート電極と、前記半導体領域内に形成された第2導 電型のソース領域と、前記半導体領域内に形成された第 2 導電型のドレイン領域と、前記半導体領域内に形成さ れ、前記ソース領域と前記ドレイン領域との間に位置す るチャネル領域とを備えた不揮発性半導体記憶装置の製 造方法であって、前記ソース領域および前記ドレイン領 域を形成する前に、前記半導体領域のうち少なくとも前 記チャネル領域となる領域および前記ソース領域となる 領域をマスクで覆う工程と、前記半導体領域のうち前記 マスクで覆われていない領域に、前記ドレイン領域の少 なくとも一部として機能する第2導電型不純物拡散層を 形成する工程と、前記マスクを除去する工程と、前記ド レイン領域の一部として機能する前記第2導電型不純物 拡散層の一部分を覆うようにして前記ゲート電極を形成 するゲート形成工程とを包含し、前記ゲート形成工程 は、前記ゲート電極によってオーバーラップされる前記 第2導電型不純物拡散層の前記一部分が、チャネル長方

向に沿って横方向に不純物濃度一定の均一領域を含むように実行される。

【0034】好ましい実施形態では、前記ゲート形成工程が、前記第2導電型不純物拡散層の前記均一領域の前記チャネル長方向に沿って計測したサイズが、50nm以上となるように実行される。

【0035】前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分の前記チャネル長方向に沿って計測したサイズが、80nm以上となるように実行されてもよい。

【0036】前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分の前記チャネル長方向に沿って計測したサイズが、前記第2導電型不純物拡散層の前記一部分の厚さよりも大きくなるように実行されることが好ましい。

【0037】前記ゲート電極の形成後に、少なくとも前記ゲート電極をマスクとして前記半導体領域に第2導電型不純物を注入することによって前記ソース領域および前記ドレイン領域の形成を完了する高レベルドーピング工程を更に包含することが好ましい。

【0038】前記ゲート電極の形成後、前記高レベルドーピング工程の前に、前記ゲート電極をマスクとして前記半導体領域に第2導電型不純物を注入することによって、前記第2導電型不純物拡散層の不純物濃度よりも高い不純物濃度を持つ他の第2導電型不純物拡散層を前記ゲート電極に対して自己整合的に形成する工程と、前記他の第2導電型不純物拡散層を形成した後、前記高レベルドーピング工程の前に、前記ゲート電極および前記第2のゲート電極の側面にサイドウォールスペーサを形成する工程とを更に包含してもよい。

【0039】前記マスクを形成した後、前記マスクを除去する前において、前記半導体領域のうち前記マスクに 覆われてない領域に第1導電型不純物を注入する工程を 更に包含し、それによって、最終的に前記チャネル領域 は前記第2導電型不純物拡散層に接する位置に第1導電型の不純物拡散層を有するようにしてもよい。

【0040】本発明による更に他の不揮発性半導体記憶は、第1導電型の半導体領域と、前記半導体領域上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、前記半導体領域内に形成された第2導電型のソース領域と、前記半導体領域内に形成された第2導電型のドレイン領域と、前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置であって、前記ドレイン領域は、不純物濃度がチャネル長方向に沿ってほぼ一定の第1の不純物拡散層と、前記第1の不純物拡散層の不純物濃度よりも高い不純物濃度を持つ第2の不純物拡散層とを含んでおり、前記ゲート電極は、前記ド

レイン領域の前記第1の不純物拡散層の全体および前記 第2の不純物拡散層の一部にオーバーラップしている。

【0041】データ書き込み時において、前記第1の不 純物拡散層の少なくとも表面に反転層が形成されること が好ましい。

【0042】本発明による更に他の不揮発性半導体記憶装置は、第1導電型の半導体領域と、前記半導体領域上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、前記半導体領域内に形成された第2導電型のソース領域と、前記半導体領域内に形成された第2導電型のドレイン領域と、前記半導体領域内に形成された第2導電型のドレイン領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置であって、前記ドレイン領域は、データ書き込み時において少なくとも表面に反転層が形成される程度の不純物拡散層の不純物被散層と、前記第1の不純物拡散層の不純物機度を持つ第2の不純物拡散層とを含んでおり、前記ゲート電極は、前記ドレイン領域の前記第1の不純物拡散層の全体および前記第2の不純物拡散層の一部にオーバーラップしている。

【0043】本発明による更に他の不揮発性半導体記憶装置は、第1導電型の半導体領域と、前記半導体領域上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、前記半導体領域内に形成された第2導電型のソース領域と、前記半導体領域内に形成された第2導電型のドレイン領域と、前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置であって、前記ドレイン領域は、前記ゲート電極の電位にかかわらず実質的に一定のドレイン電位を示す高濃度不純物拡散層と、前記ゲート電極の電位に応じて表面電位分布が変化する低濃度不純物拡散層とを含んでおり、前記ゲート電極は、前記ドレイン領域の低濃度不純物拡散層の全体および前記第高濃度不純物拡散層の一部にオーバーラップしている。

[0044]

【発明の実施の形態】本願発明による不揮発性半導体記憶装置では、ドレイン領域とチャネル領域との間に形成されるpn接合の、半導体基板表面における位置が、ゲートエッジからチャネル領域の内部に向かって「横方向拡散長」よりも大きくシフトしている。従来の製造方法によれば、ゲート形成後にドレイン領域を形成していたため、ドレイン領域のゲートオーバーラップ部分は、注入不純物がその後のプロセスで横方向に拡散することによって形成されたものである。その場合、オーバーラップ部分のサイズは、横方向拡散長程度である。

【0045】データ書き込み時にチャネル領域内に形成される水平方向電界の強度分布は、上記pn接合付近にピークを持つ。本願発明では、この電界強度のピークを高く保ちながら、そのピークの位置をゲートエッジから

内部に奥深く入り込んだ場所にシフトさせている。その結果、電界強度のピーク位置付近で大量に発生するホットエレクトロンを効率的に浮遊ゲートに注入することが可能になる。データ書き込みの観点からは、浮遊ゲート下におけるドレイン領域の不純物濃度はドレイン領域からチャネル領域にかけて急峻に低下するような分布を持つことが好ましい。

14

【0046】(第1の実施形態)以下に、図2を参照しながら本発明による不揮発性半導体記憶装置の第1の実 10 施形態を説明する。本実施形態の記憶装置は、nチャネルMOS型フラッシュEEPROMである。

【0047】本実施形態の不揮発性半導体記憶装置は、図2に示されるように、p型半導体領域(p型不純物濃度:例えば5×10¹⁵から5×10¹⁶cm⁻³)を含む単結晶シリコン基板1のp型半導体領域に形成されている。単結晶シリコン基板1は、不図示のpチャネルMOSトランジスタが形成されたn型ウェルを含んでいても良い。図では、簡単化のため、単一のメモリセルしか記載されていないが、現実には、多数のメモリセルが同一を拡大に集積されている。基板上には、これらのメモリセルにデータを書き込み、またはメモリセルからデータを読み出すための周辺回路等(不図示)が設けられている。

【0048】各メモリセルは、シリコン基板1上に形成 されたトンネル絶縁膜(第1の絶縁膜) 2と、トンネル 絶縁膜2上に形成された浮遊ゲート電極 (第1のゲート 電極) 3と、浮遊ゲート電極3上に形成された容量絶縁 膜(第2の絶縁膜) 4と、容量絶縁膜4上に形成された 制御ゲート電極(第2のゲート電極) 5とを備えてい る。トンネル絶縁膜2は、好ましくは、シリコン基板1 の表面を熱酸化することによって形成される。トンネル 絶縁膜2の厚さは、典型的には、約8から約10 nmで ある。浮遊ゲート電極3は、例えば多結晶シリコン膜か ら形成される。浮遊ゲート電極3の厚さは、典型的には 約100から約200nmである。容量絶縁膜4は、例 えばONO膜から形成され得る。容量絶縁膜4の厚さ は、約15から約22nmである。制御ゲート電極5 は、例えば多結晶シリコン膜から形成され、その厚さ は、約150から約300nmである。これらの電極 は、多結晶シリコン膜以外の導電性膜から形成されても 40 よいる

【0049】このメモリセルは、シリコン基板1内に形成されたn型ソース領域11a およびドレイン領域11a bと、シリコン基板1内に形成され、ソース領域11a とドレイン領域11b との間に位置するチャネル領域とを備えている。本実施形態におけるソース領域11a およびドレイン領域11b の不純物濃度は、シリコン基板10 表面近傍において 5×10^{19} から 5×10^{20} c m $^{-3}$ である。チャネル領域の不純物濃度は、シリコン基板1 の表面近傍において 5×10^{16} から 5×10^{17} c m $^{-3}$ で

16 とp型半導体領域との間に形成されるpn接合の半導体

ある。

【0050】本実施形態の装置に特徴的な点は、浮遊ゲート電極3がドレイン領域11bの一部分(以下、「オーバーラップ部分」と称する)とオーバーラップしており、このオーバーラップ部分の中に、不純物濃度がチャネル長方向に沿って横方向に一定の「均一領域」が含まれていることにある。均一領域の基板表面における不純物濃度は、 5×10^{19} から 5×10^{20} c m $^{-3}$ である。均一領域のチャネル長方向に沿って計測したサイズ(LUNI)は、本実施形態では、50 n mから100 n mの範囲にある。オーバーラップ部分のチャネル長方向に沿って計測したサイズ(LOVR)は、本実施形態の場合、LUNIよりも70 n m程度大きい。オーバーラップ長(Lovr)は、本実施形態のチャネル長(Lch: 400 n m)の約40%に相当する。

【0051】従来の不揮発性半導体記憶装置においても、浮遊ゲート電極103がドレイン領域の一部分とオーバーラップしているが、そのオーバーラップ部分は、浮遊ゲート電極103の形成後に浮遊ゲート電極103に対して自己整合的に注入された不純物がシリコン基板101内を横方向に熱拡散することによって形成されたものである。従って、そのオーバーラップ部分の不純物濃度は、浮遊ゲート電極103のエッジ直下位置からチャネル領域の内部に向かって単調に減少している。言い換えると、本実施形態の「均一領域」は、従来の不揮発性半導体記憶装置におけるオーパーラップ部分内には実質的に存在していない。また、従来の場合、オーバーラップ部分のチャネル長方向に沿って計測したオーバーラップ長(Lovr)は、せいぜいチャネル長の15%程度以下しかない。

【0052】本実施形態の不揮発性半導体記憶装置は、 浮遊ゲート電極3の下方において、従来技術から区別される不純物プロファイルを有しており、そのことによって、以下のような顕著な効果が達成される。

【0053】本不揮発性半導体記憶装置では、ドレイン領域11bの一部分が浮遊ゲート電極3の下に横方向へ深く延長しているため、データ書き込み時にシリコン基板1の表面に形成されるチャネル長方向電界の強度ピークの位置(最大電界強度点)が、浮遊ゲート電極3のエッジからチャネル領域の中央部に向かってシフトする。【0054】図3は、ドレイン領域11bのオーバーラップ部分の断面構造、その部分の不純物濃度分布、および電界強度分布を模式的に示している。浮遊ゲート電極3のドレイン側エッジからチャネル領域の中央部に向かって長さLUNIの領域において、ドレイン領域の表面不純物濃度Ndは横方向にほぼ一定である。この領域が「均一領域」である。オーバーラップ部分のうち均一領

域を除いた領域では、図3に示されるように、ドレイン

領域11bの表面不純物濃度Naはチャネル領域の中央

部に向かって単調に減少している。ドレイン領域11b

表面から計測した深さ(接合深さ)X」は、ドレイン領 域11bの厚さに相当している。本実施形態では、この 接合深さXjよりもオーバーラップ長Lovaが大きい。図 3には、データ書き込み時にシリコン基板1とトンネル 絶縁膜2との界面に形成されるチャネル長方向電界の強 度Eの空間的分布が示されている。この電界強度のピー クは、シリコン基板1とトンネル絶縁膜2との界面にお いて、p型半導体領域とn型半導体領域とが接する接合 10 部分に位置している本実施形態によれば、均一領域が浮 遊ゲート電極3の下方に存在しているため、不純物濃度 の低下を抑制しながら、ドレイン領域11bを浮遊ゲー ト電極3の下に横方向へ深く延長することができる。こ のドレイン領域の延長部分を本願明細書では「N-エク ステンション」と呼ぶ場合がある。このN-エクステン ションの不純物濃度が充分に高いと、ドレイン領域11 bの先端部分でもドレイン電位が高く維持され、ドレイ ン領域11bの先端部におけるチャネル長方向電界の強 度ピークを大きくする。このため、与えられた電圧条件 20 のもとでのホットエレクトロンの発生レートが増加す る。このことは、逆に、ドレイン領域に与える電圧を低 下させても、充分な大きさのホットエレクトロン発生レ ートをもたらし得る。

【0055】図4(a)は、本実施形態においてシリコ ン基板1の表面近傍に形成されるチャネル長方向電界の 強度分布曲線41を模式的に示している。図4(b) は、図1の従来の不揮発性半導体記憶装置においてシリ コン基板101の表面に形成されるチャネル長方向電界 の強度分布曲線43を模式的に示している。図4 (a) 30 および(b)からわかるように、本実施形態によれば、 シリコン基板1の表面に形成されるチャネル長方向電界 の強度ピークの位置PをゲートエッジOからチャネル領 域の中央部に近づけ、しかも、そのピークの高さを大き く維持することができる。その結果、浮遊ゲート電極3 がホットエレクトロンの発生領域を広く覆うことにな り、発生したホットエレクトロンを効率良く浮遊ゲート 電極3によってとらえることが可能になる。従来のよう に電界強度ピークの位置P'がゲートエッジOの近傍に 位置している場合、発生したホットエレクトロンの一部 40 しか浮遊ゲート電極103に注入されず、大部分がドレ イン領域110に流れ込んでいると考えられる。これに 対して、本実施形態では、ホットエレクトロンの発生す る位置を意図的に浮遊ゲート電極3のエッジ近傍からチ ャネル領域の中央部方向にシフトさせ、それによって、 発生したホットエレクトロンの多くを浮遊ゲート電極3 に注入させることができるので、注入効率が著しく改善 される。

【0056】なお、オーバーラップ部分が「均一領域」 を有していない場合、言い換えると、オーバーラップ部 50 分内の不純物濃度がチャネル長方向に沿って単調に減少

30

40

している場合は、ドレイン領域11bの端部の電位が低下するため、図4(a)の破線42に示されるような低い電界ピークしかえられない。

17

【0057】本実施形態の装置によれば、書き込み動作 は、例えばドレイン領域11bに5V、制御ゲート電極 5に7から9V、ソース領域11aおよびシリコン基板 1に0 Vの電圧を印加した状態で実行される。この場 合、ソース領域11aから出た電子は、チャネル領域内 をドレイン領域11bに向かって移動しながらチャネル 領域内のチャネル長方向電界からエネルギーを獲得し、 ドレイン領域11bの端部における高電界領域でホット エレクトロンとなり、シリコン基板1とトンネル絶縁膜 2との間の障壁を超えて浮遊ゲート電極3に注入され る。前述したように、本実施形態の装置によれば、ドレ イン領域11bの浮遊ゲート電極3によるオーバーラッ プ部分における不純物濃度が比較的に高く、しかも、オ ーバーラップ長が長い。このため、浮遊ゲート電極3の エッジ直下からチャネル領域の中央部に向かって大きく シフトした位置で、電子のエネルギーが充分に高くなる ので、エネルギーの高い電子が浮遊ゲート電極3に効率 20 的に注入される。

【0058】本不揮発性半導体記憶装置によれば、消去動作は、制御ゲート電極5に-6から-8V、ドレイン領域11bに5から6V、ソース領域11aおよびシリコン基板1に0Vの電圧を印加した状態で実行される。この場合、トンネル絶縁膜2内を流れるトンネル電流によって浮遊ゲート電極3内の電子をドレイン領域11bに引き抜く。電子のトンネル現象はトンネル絶縁膜2内で最も強い電界が形成される部分で生じるため、上記電圧印加状態では、電子の引き抜きが浮遊ゲート電極3のドレイン側エッジ部分で起こる。書き込み動作時における電子注入の位置と、消去動作時における電子でトンネリング位置とが異なるため、トンネル絶縁膜2の劣化が少なく、信頼性に優れる。なお、消去動作は、浮遊ゲート電極3に蓄積された電子をソース領域11aへ引き抜くことによって実行することも可能である。

【0059】以下に、図5(a)~(d)を参照しながら、本実施形態の装置の製造方法を説明する。

【0060】まず、図5 (a) に示されるように、シリコン基板1の表面のうちチャネル領域となる部分を覆うマスク51を形成する。このマスク51は、例えばリソグラフィ工程で形成されたレジストパターンであってよい。マスク51の形成前に、シリコン基板1の表面を薄い酸化膜50で保護しておくことが好ましい。チャネル長方向に沿って計測したマスク51のサイズは、例えば0.3から0.4 μ mである。

【0061】次に、シリコン基板1の表面のうちマスク51に覆われてない領域に対してn型不純物としてヒ素(As)イオンを注入する。イオン注入の加速エネルギは、例えば20から40keV、ドーズ量は、例えば5

 $\times 10^{14}$ から 5×10^{15} c m $^{-2}$ である。こうして、図5 (b) に示すように、ソース領域11 a およびドレイン領域11 b が基板1に形成される。

【0062】マスク51および保護酸化膜50を除去した後、図5(c)に示されるように、熱酸化法によって半導体基板1の表面にトンネル絶縁膜2を形成する。この後、浮遊ゲート電極3となる第1の多結晶シリコン膜3'を化学的気相成長法によってトンネル絶縁膜2上に堆積する。第1の多結晶シリコン膜3'上に容量絶縁膜104を形成した後、制御ゲート電極5となる第2の多結晶シリコン膜5'を化学的気相成長法によって容量絶縁膜4上に堆積する。

【0063】次に、図5(d)に示されるように、公知のリソグラフィ技術を用いてゲート電極のパターンを規定するレジストマスク52を第2の多結晶シリコン膜う 上に形成した後、公知のドライエッチング技術を用いて、第2の多結晶シリコン膜、容量絶縁膜4および第1の多結晶シリコン膜3、を順次パターニングする。こうして、図2の装置が形成される。

【0064】なお、レジストマスク52は、ソース領域 11aの一部、チャネル領域、およびドレイン領域11 bの一部を覆うように形成される。ドレイン領域11b のうちレジストマスク52によって覆われる部分が、ド レイン領域11bのオーバーラップ部分のサイズ(オー バーラップ長Love)を規定する。

【0065】不純物活性化のためのアニールは、上記 n型不純物イオンの注入後における任意の段階で実行される。このアニールによって、ソース領域11aおよびドレイン領域11bに含まれるn型不純物は四方に拡散する。その拡散長は、上記アニールおよびその他の高温プロセスの条件によって変化するが、本実施形態の装置を製造する場合、50nmより小さい。この値は、オーバーラップ部分のチャネル長方向に沿って計測したサイズ、すなわちオーバーラップ長(Lovr)よりも小さい。また、本実施形態のオーバーラップ部分は、横方向拡散によってではなく、シリコン基板1の表面から注入された不純物によって形成されるため、オーバーラップ部分の中に、不純物濃度がチャネル長方向に沿って横方向に一定の「均一領域」が含まれることになる。なお、

「均一領域」の不純物濃度がシリコン基板1の表面から深さ方向に沿って変化していることは言うまでもない。 オーバーラップ部分は、均一領域の他に、不純物の横方向拡散によって不純物濃度がチャネル長方向に沿って変化する部分を端部に含んでいる。

【0066】本実施形態の製造方法によれば、浮遊ゲート電極3の形成前に、ソース領域11aおよびドレイン領域11bを形成している。このことによって、不純物濃度がチャネル長方向に沿って横方向にほぼ一定の「均一領域」を含むオーバーラップ部分を浮遊ゲート電極3の下方に配置することが可能になる。従来のように、浮

20 る。これらのゲート電極3および5の側面には、絶縁性

遊ゲート電極3の形成後にソース領域11aおよびドレ イン領域11bを形成する場合は、ゲート電極をマスク として注入された不純物の横方向拡散によってオーバー ラップ部分が形成されるため、オーバーラップ部分の不 純物濃度はチャネル長方向に沿って単調に低下してしま うことになる。また、従来の製造方法による場合、オー バーラップ部分のチャネル長方向に沿って計測したサイ ズ(Lovr)は、ドレイン領域11bの不純物の拡散長 程度に過ぎない。なお、本実施形態の方法によっても、 不純物は水平横方向に拡散するため、均一領域は、不均 10 一領域に対する不純物の供給源として機能する。このた め、均一領域の内部でも、厳密には、不純物濃度がチャ ネル領域に向かって僅かに減少しているものと考えられ る。

【0067】図2の装置は、現実には、図示されていな い層間絶縁膜に覆われており、その層間絶縁膜の中およ び/または上に形成された配線によって、不図示の周辺 回路に電気的に接続されている。これらの層間絶縁膜、 配線および周辺回路の構造は、公知のものを用いること ができる。

【0068】このような不揮発性半導体記憶装置によれ ば、書き込み速度を速く (例えば、10ナノ秒以下に) するかわりに、書き込み電圧を低く(例えば、4.0V 以下に)することもできる。また、不純物濃度の分布が チャネル領域の中央部を垂直に横切る面に対してほぼ対 称な構造を有しているため、ソース/ドレインのいずれ か一方に印加する電圧を制御することによって、書き込 み、消去および読みだし動作を実行することが可能にな る。このことは、回路設計の自由度を著しく向上させ る。

【0069】(第2の実施形態)以下、図6を参照しな がら本発明による不揮発性半導体記憶装置の第2の実施 形態を説明する。本実施形態の記憶装置は、nチャネル MOS型フラッシュEEPROMである。

【0070】図6に示されるように、本実施形態の不揮 発性半導体記憶装置は、p型半導体領域を含む単結晶シ リコン基板1のp型半導体領域に形成されている。図6 では、単一のメモリセルしか記載されていないが、現実 には、多数のメモリセルが同一基板上に集積されてい る。

【0071】本実施形態の装置は、半導体領域内に形成 される不純物拡散層の構成を除けば、図2の装置とほと んど同じ構成であるので、両者に共通する構造について は説明を簡略化し、相違点を詳細に説明することにす る。

【0072】図6の装置は、p型半導体領域を含む単結 晶シリコン基板1上に形成されたトンネル絶縁膜2と、 トンネル絶縁膜2上に形成された浮遊ゲート電極3と、 浮遊ゲート電極3上に形成された容量絶縁膜4と、容量 絶縁膜4上に形成された制御ゲート電極5とを備えてい 50 を防止するために、オーバーラップ部分の不純物濃度を

サイドウォールが9aおよび9bが形成されている。 【0073】この装置は、シリコン基板1内に形成され たn⁺型高濃度ソース領域11aおよびn⁺型高濃度ドレ イン領域11bの他に、シリコン基板1内に形成された

n-型低濃度ソース領域6aおよびn-型低濃度ドレイン 領域6bを備えている。n-型低濃度ソース領域6aと n⁻型低濃度ドレイン領域6bとの間にはチャネル領域 が存在している。

【0074】本実施形態に特徴的な点は、(1)浮遊ゲ ート電極3が低濃度ドレイン領域6 b の一部分とオーバ ーラップしており、このオーバーラップ部分の中に、不 純物濃度がチャネル長方向に沿って横方向に一定の「均 一領域」が含まれていること、および(2)均一領域の 不純物濃度が、ドレイン領域のうち浮遊ゲート電極3に よってオーバーラップされていない領域(11b)の不 純物濃度よりも低いことにある。言い換えると、本実施 形態の記憶装置におけるドレイン領域は、相対的に低濃 度の不純物拡散層(6b)と相対的に高濃度の不純物拡 20 散層(11b)とを含んでいる。

【0075】本実施形態では、オーバーラップ部分のチ ャネル長方向に沿って計測したサイズ (Lova) は、1 30nm程度であり、均一領域のチャネル長方向に沿っ て計測したサイズ(LUNI)は、100nm程度であ る。オーバーラップ長LovRは、オーバーラップ部分の 厚さ(=その部分の接合深さXi=約50nm)よりも 大きい。また、オーバーラップ部分のシリコン基板1の 表面における不純物濃度は、1×10¹⁸ c m⁻³から1× $10^{19}\,\mathrm{cm}^{-3}$ であるのに対して、ドレイン領域のうち浮 30 遊ゲート電極3に覆われていない領域の不純物濃度は、 これより高く、 $1 \times 10^{20} \, \text{cm}^{-3}$ 以上である。

【0076】本実施形態によれば、ドレイン領域のオー バーラップ部分とその他の部分との間で不純物濃度が異 なっており、それぞれの部分に対して独立して最適な値 を与えることができる。配線と電気的にコンタクトする 高濃度ドレイン領域11bの不純物濃度はコンタクト抵 抗低減の観点からできるだけ高いことが望まれるが、オ ーバーラップ部分の不純物濃度をコンタクト領域の不純 物濃度と同程度に高くすると、データの消去時にホール 40 がトンネル絶縁膜2中に注入し、トンネル絶縁膜2が劣 化しやすくなるという不都合が生じるおそれがある。こ の不都合を避けるため、本実施形態では、オーバーラッ プ部分の不純物濃度を上記範囲内の値となるよう低めに 設定している。

【0077】本実施形態の装置も、第1の実施形態の装 置と同様に動作し、第1の実施形態の装置による効果と 同様の効果が発揮される。この効果に加えて、本実施形 態によれば、ソース/ドレインのコンタクト抵抗を低く 維持する一方で、消去動作時のトンネル絶縁膜2の劣化

最適化できるという効果が得られる。

【0078】以下に、図15 (a) ~ (c) を参照しな がら、本実施形態の記憶装置の製造方法を説明する。

【0079】まず、図15 (a) に示すように、表面が 保護酸化膜50に覆われたシリコン基板1上にフォトレ ジストパターン12を形成した後、シリコン基板1中に ヒ素イオンを注入する。フォトレジストパターン12の 幅(チャネル長方向に沿って計測したサイズ)は0.3 から 0.4 μ mとする。なお、本実施形態では、ヒ素イ オンの注入加速エネルギーは30から60keV、ドー ズ量は 5×10^{13} から 5×10^{14} c m⁻²とする。このイ オン注入によって、半導体領域表面のフォトレジストパ ターン12で覆われていない領域に低濃度不純物拡散層 6 a ' および6 b ' が形成される。

【0080】フォトレジストパターン12および保護酸 化膜50を除去した後、図15(b)に示すように、ト ンネル絶縁膜2、浮遊ゲート電極3、容量絶縁膜4およ び制御ゲート電極5からなる積層ゲート構造を形成す る。この積層ゲート構造は、熱酸化法によってトンネル 絶縁膜2を形成する工程、浮遊ゲート電極3となる第1 の多結晶シリコン膜を化学的気相成長法によってトンネ ル絶縁膜2上に堆積する工程、第1の多結晶シリコン膜 上に容量絶縁膜4を形成する工程、制御ゲート電極5と なる第2の多結晶シリコン膜を化学的気相成長法によっ て容量絶縁膜4上に堆積する工程、およびこれらの多層 膜を公知のリソグラフィおよびエッチング技術を用いて パターニングする工程を含む一連の製造プロセス工程に よって作成される。本実施形態では、積層ゲート構造の 幅(チャネル長方向に沿って計測したサイズ)は0.5 から0.6μmとする。

【0081】上記積層ゲート構造のパターニングのため のリソグラフィ工程において、チャネル領域の中央部を 垂直に横切る平面に関して浮遊ゲート電極3と低濃度不 純物拡散層6a' および6b' とのオーバーラップの程 度が対称になるように、積層ゲート構造と低濃度不純物 拡散層6a'および6b'との位置あわせが実行され る。浮遊ゲート電極3と低濃度不純物拡散層6b'との オーバーラップ部分のサイズ(オーバーラップ長)は、 本実施形態の場合、0.05から0.15 µ mとなる。 上記位置合わせに 0. 1 μ m程度以下のズレが生じるこ とがあるが、それはデバイス性能に大きく影響しない。

【0082】なお、浮遊ゲート電極3と低濃度不純物拡 散層6a'および6b'とのオーバーラップの程度は、 チャネル領域の中央部を垂直に横切る平面に関して対称 になる必要性は必ずしも無い。このことは、後で説明す る他の実施形態についても同様である。

【0083】次に、図15(c)に示すように、公知の 薄膜堆積技術およびエッチバック技術を用いて絶縁性の サイドウオールスペーサー(厚さ:約100から約15 0 nm) 9 a および 9 b を積層ゲート構造の側壁に形成 50 んど同じ構成であるので、両者に共通する構造について

した後、シリコン基板1にヒ素イオンを注入する。ヒ素 イオンの注入加速エネルギーは30から60keV、ド ーズ量は 5×10^{14} から 5×10^{15} c m⁻²とする。この イオン注入によって、シリコン基板1の表面のうち積層 ゲート構造が設けられている領域以外の領域に、高濃度 不純物拡散層11aおよび11bが形成される。 低濃度 不純物拡散層 6 a 'および 6 b 'のうち、積層ゲート構 造およびサイドウォールスペーサに覆われている領域に は、追加的にヒ素イオンが注入されないが、それ以外の 領域には高レベルのヒ素イオンドーピングが行われる。 このため、低濃度不純物拡散層6 a 'および6 b'の一 部は、低濃度ソース領域6 a および低濃度ドレイン領域 6 b として機能することになるが、他の部分は高濃度不 純物拡散層11aおよび11bに変化する。高濃度不純 物拡散層11aおよび11bは、それぞれ、高濃度ソー ス領域および高濃度ドレイン領域として機能することに なる。

【0084】低濃度ソース領域6aおよび低濃度ドレイ ン領域6 bは、上述のように、半導体基板表面から注入 された不純物イオンによって形成される。これらの不純 物イオンは、注入後に実行される複数の高温プロセスエ 程時に熱拡散する。このため、最終的に完成した不揮発 性半導体記憶装置における低濃度ドレイン領域6 bは、 注入直後よりも厚くなり、また、その端部はチャネル領 域の中央部に向かって僅かに広がる。また、同様に高濃 度ドレイン領域11b中の不純物も拡散するためその端 部がチャネル領域の中央部に向かって僅かに広がり、サ イドウォールスペーサ9bの下部にまで進入する。この ことはソース領域でも同様に生じる。しかし、このよう 30 な不純物拡散が生じても、浮遊ゲート電極3によって覆 われている低濃度ドレイン領域6bのオーバーラップ部 分には、チャネル長方向に沿ってほとんど不純物濃度が 変化しない均一領域が存在する。

【0085】なお、ソース/ドレイン領域の形成が完了 した後、層間絶縁膜の形成および多層配線の形成などの 公知の製造工程を行い、最終的な不揮発性半導体記憶装 置が製造される。

【0086】(第3の実施形態)以下、図7を参照しな がら本発明による不揮発性半導体記憶装置の第3の実施 40 形態を説明する。本実施形態の記憶装置も、nチャネル MOS型フラッシュEEPROMである。

【0087】図7に示されるように、本実施形態の不揮 発性半導体記憶装置は、p型半導体領域を含む単結晶シ リコン基板1のp型半導体領域に形成されている。図7 では、単一のメモリセルしか記載されていないが、現実 には、多数のメモリセルが同一基板上に集積されてい る。

【0088】本実施形態の装置は、半導体領域内に形成 される不純物拡散層の構成を除けば、図6の装置とほと

23 は説明を省略し、相違点を詳細に説明することにする。

【0089】本実施形態に特徴的な点は、(1)浮遊ゲ ート電極3がドレイン領域の一部分とオーバーラップし ており、このオーバーラップ部分の中に、不純物濃度が チャネル長方向に沿って横方向に一定の「均一領域」が 含まれていること、(2) ドレイン領域が不純物濃度の 比較的低い第1の不純物拡散層6 b と不純物濃度の比較 的高い第2の不純物拡散層11bとを含んでいること、 および(3)第1の不純物拡散層6bの「全体」と第2 の不純物拡散層11bの「一部」が浮遊ゲート電極3に よってオーバーラップされていることにある。

【0090】なお、ソース領域の構成は、ドレイン領域 の構成と同様に、不純物濃度の比較的低い第1の不純物 拡散層6 a と不純物濃度の比較的高い第2の不純物拡散 層11aとを含んでおり、第1の不純物拡散層6aの全 体と第2の不純物拡散層11aの一部が浮遊ゲート電極 3によってオーバーラップされている。

【0091】データ書き込みに際して浮遊ゲート電極3 の電位が上昇すると(例えば3.3~5ボルトに上昇す ると)、不純物濃度の比較的低い第1の不純物拡散層6 bの少なくとも表面に反転層が形成される。この反転層 は、第2の不純物拡散層11bのエッジからチャネル領 域に延び、浮遊ゲート電極3の真下に位置する。このよ うな反転層の存在によって、第2の不純物拡散層11b に与えられた高いドレイン電位は、第1の不純物拡散層 6 bのチャネル領域側エッジに至るまで、ほとんど降下 することなく伝達される。

【0092】図8(a)は、データ書き込み時における ドレイン領域およびその近傍の表面電位(ポテンシャ ル) を示している。図8(a) からわかるように、デー タ書き込み時、第1の不純物拡散層6 bの表面における 電位は、第2の不純物拡散層11bの電位(ドレイン電 位:例えば5ボルト)とほぼ等しい値を持ち、第1の不 純物拡散層6 b とチャネル領域との境界部分で急峻に変 化している。このような電位の急峻な変化によって、図 4 (a) に示すような強い電界ピークが形成される。

【0093】本実施形態では、第1の不純物拡散層6b の全体が浮遊ゲート電極3によって覆われている。この ため、浮遊ゲート電極3に正電位を与えることよって第 1の不純物拡散層6 bに形成した反転層は、とぎれるこ となく第2の不純物拡散層11bのエッジからチャネル 領域にまで延びる。その結果、第2の不純物拡散層11 bの高い電位 (ドレイン電位) が第1の不純物拡散層 6 b内でも高い値を維持しながら、チャネル領域に隣接す る部分にまで伝達されることになる。

【0094】浮遊ゲート電極3の電位を低下させること によって、強反転層から弱反転層に変化し、さらには (弱) 反転層が消えると、図8(b) に示すように、第 1の不純物拡散層6bの表面電位(ポテンシャル)はチ ャネル領域に近づくに従って低下することになる。その *50* 化膜50を除去した後、図9(b)に示すように、トン

結果、第1の不純物拡散層6bとチャネル領域との境界 部分における電界は緩和される。

【0095】図8(a)および(b)を比較すると良く わかるように、第1の不純物拡散層6 bは、浮遊ゲート 電極3の電位に応じて、第2の不純物拡散層11bの電 位をソース領域側に伝達したり、緩和したりする。

【0096】第1の不純物拡散層6bの不純物濃度は、 データ書き込み時において第1の不純物拡散層6 bの表 面に反転層が形成される程度の不純物濃度(例えば5× 10^{17} ~1×10¹⁹ c m⁻³) であることが好ましい。こ のような第1の不純物拡散層6 bは、浮遊ゲート電極3 に適当な電位が与えられたとき、反転層を形成すること によって、高い不純物濃度を持つ第2の不純物拡散層1 1 bと電気的に同様の機能を発揮することができる。

【0097】本実施形態では、ドレイン領域が、浮遊ゲ ート電極3の電位にかかわらず実質的に一定のドレイン 電位を示す高不純物濃度部分(第2の不純物拡散層11 b) と、浮遊ゲート電極3の電位に応じて表面電位がド レイン電位に等しいレベルからドレイン電位よりも低い 20 レベルにまで変化する低不純物濃度部分(第1の不純物 拡散層6b)とを含み、しかも、第1の不純物拡散層6 bの全体および第2の不純物拡散層11bの一部が浮遊 ゲート電極3によってオーバーラップされている。この ような構成によって、データ書き込み時において、浮遊 ゲート電極3のエッジからチャネル領域の中央部に向か ってシフトした位置に強い電界を形成することが可能に

【0098】なお、データ消去時においては、第2の不 純物拡散層11bに高い電位(ドレイン電位)を供給し ながら浮遊ゲート電極3にゼロまたは負の電位を与え る。このとき、第1の不純物拡散層6bがドレイン電位 を緩和するため、バンドベンディングによるバンド間ト ンネリングが抑制され、ゲート酸化膜2がホールをトラ ップしてしまうという問題を回避することも可能にな

【0099】次に、図9(a)および(b)を参照しな がら、図7の装置の製造方法を説明する。

【0100】まず、図9(a)に示すように、表面が保 護酸化膜50に覆われたシリコン基板1上にフォトレジ 40 ストパターン12を形成した後、シリコン基板1中にヒ 素イオンを注入する。フォトレジストパターン12の幅 (チャネル長方向に沿って計測したサイズ) は0.3か ら0.4 μmとする。なお、本実施形態では、ヒ素イオ ンの注入加速エネルギーは30から60keV、ドーズ 量は 5×10^{13} から 5×10^{14} c m⁻²とする。このイオ ン注入によって、半導体領域表面のフォトレジストパタ ーン12で覆われていない領域に低濃度不純物拡散層6 a ' および6 b ' が形成される。

【0101】フォトレジストパターン12および保護酸

ネル絶縁膜2、浮遊ゲート電極3、容量絶縁膜4および制御ゲート電極5からなる積層ゲート構造を形成する。この積層ゲート構造は、熱酸化法によってトンネル絶縁膜2を形成する工程、浮遊ゲート電極3となる第1の多結晶シリコン膜を化学的気相成長法によってトンネル絶縁膜2上に堆積する工程、第1の多結晶シリコン膜上に容量絶縁膜4を形成する工程、制御ゲート電極5となる第2の多結晶シリコン膜を化学的気相成長法によって容量絶縁膜4上に堆積する工程、およびこれらの多層膜を公知のリソグラフィおよびエッチング技術を用いてパターニングする工程を含む一連の製造プロセス工程によって作成される。本実施形態では、積層ゲート構造の幅(チャネル長方向に沿って計測したサイズ)は0.5か

【0102】上記積層ゲート構造のパターニングのためのリソグラフィ工程において、積層ゲート構造と低濃度不純物拡散層6a'および6b'との位置あわせは、浮遊ゲート電極3が低濃度不純物拡散層6b'の一部とオーバーラップするように実行される。浮遊ゲート電極3と低濃度不純物拡散層6b'とのオーバーラップ部分のサイズ(オーバーラップ長)は、本実施形態の場合、約100から150nmとなる。

ら0.6μmとする。

【0103】次に、パターニングされた積層ゲート構造をマスクとして、ヒ素イオンを注入する。ヒ素イオンの注入加速エネルギーは30から60keV、ドーズ量は5×10¹⁴から5×10¹⁵cm⁻²とする。このイオン注入によって、半導体表面のうち積層ゲート構造が設けられている領域以外の領域に、高濃度不純物拡散層11aおよび11bが形成される。高濃度不純物拡散層11aおよび11bは、イオン注入直後に浮遊ゲート電極3によってオーバーラップされなかったとしても、その後の熱処理プロセスを経て横方向に拡散するため、図9

(b) に示すように、高濃度不純物拡散層11aおよび 11bの一部が浮遊ゲート電極3によってオーバーラッ プされる。最終的に、高濃度不純物拡散層11aおよび 11bは、それぞれ、高濃度ソース領域および高濃度ド レイン領域として機能することになる。

【0104】低濃度ソース領域6aおよび低濃度ドレイン領域6bは、上述のように、半導体基板表面から注入された不純物イオンによって形成される。これらの不純40物イオンは、注入後に実行される複数の高温プロセス工程時に熱拡散する。このため、最終的に完成した不揮発性半導体記憶装置における低濃度ドレイン領域6bは、注入直後よりも厚くなり、また、その端部はチャネル領域の中央部に向かって僅かに広がる。しかし、このような不純物拡散が生じても、浮遊ゲート電極3によって覆われている低濃度ドレイン領域6bのオーバーラップ部分には、チャネル長方向に沿ってほとんど不純物濃度が変化しない均一領域が存在する。

【0105】 (第4の実施形態) 以下、図10を参照し

ながら本発明による不揮発性半導体記憶装置の第4の実施形態を説明する。本実施形態の記憶装置も、nチャネルMOS型フラッシュEEPROMである。

26

【0106】図10に示されるように、本実施形態の不揮発性半導体記憶装置は、p型半導体領域を含む単結晶シリコン基板1のp型半導体領域に形成されている。図10では、単一のメモリセルしか記載されていないが、現実には、多数のメモリセルが同一基板上に集積されている。

【0107】本実施形態の装置は、半導体領域内に形成 される不純物拡散層の構成を除けば、図6の装置とほと んど同じ構成であるので、両者に共通する構造について は説明を省略し、相違点を詳細に説明することにする。 【0108】本実施形態に特徴的な点は、(1)浮遊ゲ ート電極3がドレイン領域の一部分とオーバーラップし ており、このオーバーラップ部分の中に、不純物濃度が チャネル長方向に沿って横方向に一定の「均一領域」が 含まれていること、および(2)ドレイン領域が不純物 濃度の比較的低い第1の不純物拡散層6 b と、不純物濃 度の比較的高い第2の不純物拡散層11bと、第1およ び第2不純物拡散層の間に設けられた第3の不純物拡散 層8bとを含んでいることにある。なお、ソース領域の 構成は、ドレイン領域の構成と同様に、不純物濃度の比 較的低い第1の不純物拡散層6aと、不純物濃度の比較 的高い第2の不純物拡散層11aと、第1および第2不 純物拡散層の間に設けられた第3の不純物拡散層8 a と を含んでいる。

【0109】ドレイン領域のオーバーラップ部分の大部分は、不純物濃度が 1×10^{18} から 1×10^{19} c m⁻³の第1の不純物拡散層6 b から形成されており、サイドウォールスペーサ9bの真下には不純物濃度が 2×10^{18} から 2×10^{19} c m⁻³の第3の不純物拡散層8 b が位置している。図10 からわかるように、第3の不純物拡散層8 a および8 b は、浮遊ゲート電極3によって部分的に覆われている。ドレイン領域のそれ以外の部分は不純物濃度が 1×10^{20} c m⁻³以上の第2の不純物拡散層1 1 b から形成されている。

【0110】本実施形態では、オーバーラップ部分のチャネル長方向に沿って計測したサイズ(LovR)は、130nm程度であり、均一領域のチャネル長方向に沿って計測したサイズ(<math>LuNI)は、100nm程度である。オーバーラップ長 <math>LovRは、オーバーラップ部分の厚さ(=その部分の接合深さ X_j =約50nm)よりも大きい

【0111】本実施形態の記憶装置も、第2の実施形態の装置と同様に動作し、第2の実施形態の装置による効果と同様の効果が発揮される。この効果に加えて、本実施形態によれば、電子の引き抜きが生じる領域でのn型不純物濃度が図6の装置の場合よりも高いため、消去効率が改善されるという効果が得られる。

【0112】以下に、図16 (a) ~ (c) を参照しながら、本実施形態の記憶装置の製造方法を説明する。

【0113】まず、図16(a)に示すように、表面が保護酸化膜50に覆われたシリコン基板1上にフォトレジストパターン12を形成した後、シリコン基板1中にヒ素イオンを注入する。フォトレジストパターン12の幅(チャネル長方向に沿って計測したサイズ)は0.3から 0.4μ mとする。なお、本実施形態でも、ヒ素イオンの注入加速エネルギーは30から60 keV、ドーズ量は 1×10^{13} から 1×10^{14} cm $^{-2}$ とする。このイオン注入によって、シリコン基板1の表面のフォトレジストパターン12で覆われていない領域に低濃度不純物拡散層6a'および6b'が形成される。

【0114】フォトレジストパターン12および保護酸 化膜50を除去した後、図16(b)に示すように、ト ンネル絶縁膜2、浮遊ゲート電極3、容量絶縁膜4およ び制御ゲート電極5からなる積層ゲート構造を形成す る。この積層ゲート構造は、熱酸化法によってトンネル 絶縁膜2を形成する工程、浮遊ゲート電極3となる第1 の多結晶シリコン膜を化学的気相成長法によってトンネ 20 ル絶縁膜2上に堆積する工程、第1の多結晶シリコン膜 上に容量絶縁膜4を形成する工程、制御ゲート電極5と なる第2の多結晶シリコン膜を化学的気相成長法によっ て容量絶縁膜4上に堆積する工程、およびこれらの多層 膜を公知のリソグラフィおよびエッチング技術を用いて パターニングする工程を含む一連の製造プロセス工程に よって作成される。本実施形態では、積層ゲート構造の 幅 (チャネル長方向に沿って計測したサイズ) は0.5 から0.6μmとする。

【0115】上記積層ゲート構造のパターニングのため

のリソグラフィ工程において、チャネル領域の中央部を 垂直に横切る平面に関して浮遊ゲート電極3と低濃度不 純物拡散層6a' および6b' とのオーバーラップの程 度が対称になるように、積層ゲート構造と低濃度不純物 拡散層6a' および6b' との位置あわせが実行され る。浮遊ゲート電極3と低濃度不純物拡散層6 b'との オーバーラップ部分のサイズ(オーバーラップ長)は、 本実施形態の場合、約100から150nmとなる。 【0116】次に、図16(b)に示すように、パター ニングされた積層ゲート構造をマスクとして、ヒ素イオ ンを注入する。ヒ素イオンの注入加速エネルギーは30 から60keV、ドーズ量は 5×10^{13} から 5×10^{14} c m⁻²とする。このイオン注入によって、半導体表面の うち積層ゲート構造が設けられている領域以外の領域 に、不純物拡散層8a'および8b'が形成される。低 濃度不純物拡散層6a`および6b`のうち、積層ゲー ト構造に覆われている領域には、追加的にヒ素イオンが 注入されないが、それ以外の領域には中間レベルのヒ素 イオンドーピングが行われる。このため、低濃度不純物

6 a および低濃度ドレイン領域 6 b として機能するようになる。

【0117】次に、図16 (c) に示すように、積層ゲ ート構造の側壁に絶縁性のサイドウオールスペーサー9 aおよび9bを形成した後、ヒ素イオンを注入する。ヒ 素イオンの注入加速エネルギーは30から60keV、 ドーズ量は 5×10^{14} から 5×10^{15} c m⁻²とする。こ のイオン注入によって、半導体表面のうち積層ゲート構 造およびサイドウォールスペーサ9aおよび9bが設け られている領域以外の領域に、高濃度不純物拡散層11 aおよび11bが形成される。不純物拡散層8a'およ び8b'のうち、積層ゲート構造またはサイドウォール スペーサに覆われている領域には、追加的にヒ素イオン が注入されないが、それ以外の領域には髙レベルのヒ素 イオンドーピングが行われる。このため、不純物拡散層 8 a 'および8 b 'の一部は、中濃度ソース領域8 a お よび中濃度ドレイン領域8 b として機能するようになる が、他の部分は高濃度不純物拡散層11aおよび11b に変化する。高濃度不純物拡散層11aおよび11b は、それぞれ、高濃度ソース領域および高濃度ドレイン 領域として機能することになる。

【0118】低濃度ソース領域6aおよび低濃度ドレイ ン領域6 bは、上述のように、半導体基板表面から注入 された不純物イオンによって形成される。これらの不純 物イオンは、注入後に実行される複数の高温プロセスエ 程時に熱拡散する。このため、最終的に完成した不揮発 性半導体記憶装置における低濃度ドレイン領域6 bは、 注入直後よりも厚くなり、また、その端部はチャネル領 域の中央部に向かって僅かに広がる。また、同様に中濃 度ドレイン領域8b中の不純物も拡散するためその端部 がチャネル領域の中央部に向かって僅かに広がり、浮遊 ゲート電極3の下部にまで進入する。このことはソース 領域でも同様に生じる。しかし、このような不純物拡散 が生じても、浮遊ゲート電極3によって覆われている低 濃度ドレイン領域6 bのオーバーラップ部分には、チャ ネル長方向に沿ってほとんど不純物濃度が変化しない均 一領域が存在する。その結果、高濃度ドレイン領域11 bに配線を介して供給された電位レベルを、比較的に高 く維持しながら、チャネル領域と低濃度ドレイン領域6 bとの接合部分にまで伝えることが可能になる。このこ とによって、浮遊ゲート電極3によってカバーされた半 導体表面領域のうち、中央部に近い位置において、強い 水平方向電界ピークを形成することができるようにな

【0119】なお、ソース/ドレイン領域の形成が完了 した後、層間絶縁膜の形成および多層配線の形成などの 公知の製造工程を行い、最終的な不揮発性半導体記憶装 置が製造される。

イオンドーピングが行われる。このため、低濃度不純物 【0120】(第5の実施形態)以下、図11を参照し 拡散層6a'および6b'の一部は、低濃度ソース領域 *50* ながら本発明による不揮発性半導体記憶装置の第5の実 施形態を説明する。本実施形態の記憶装置も、nチャネ ルMOS型フラッシュEEPROMである。

【0121】図11に示されるように、本実施形態の不 揮発性半導体記憶装置は、p型半導体領域を含む単結晶 シリコン基板1のp型半導体領域に形成されている。図 11では、単一のメモリセルしか記載されていないが、 現実には、多数のメモリセルが同一基板上に集積されて いる。

【0122】本実施形態の装置は、半導体領域内に形成 される不純物拡散層の構成を除けば、図10の装置とほ 10 る。 とんど同じ構成であるので、両者に共通する構造につい ては説明を省略し、相違点を詳細に説明することにす る。

【0123】本実施形態に特徴的な点は、(1)浮遊ゲ ート電極3がドレイン領域の一部分とオーバーラップし ており、このオーバーラップ部分の中に、不純物濃度が チャネル長方向に沿って横方向に一定の「均一領域」が 含まれていること、(2)ドレイン領域が不純物濃度の 比較的低い第1の不純物拡散層と、不純物濃度の比較的 高い第2の不純物拡散層と、第1および第2不純物拡散 層の間に設けられた第3の不純物拡散層とを含んでいる こと、および(3)チャネル領域が、ドレイン領域のオ ーバーラップ部分に接する位置に形成された相対的に高 濃度のp型不純物拡散層7bを含んでいることにある。 本実施形態のp型不純物拡散層7bの不純物濃度は2× 10^{17} から 1×10^{18} c m⁻³である。

【0124】本実施形態の記憶装置も、第4の実施形態 の装置と同様に動作し、第4の実施形態の装置による効 果と同様の効果が発揮される。この効果に加えて、本実 施形態によれば、p型半導体領域7bの存在がドレイン 端に形成される電界強度を前述の実施形態の場合に比較 して増大させ、それによってデータ書き込み時の電子注 入効率を更に向上させることができる。

【0125】本実施形態の装置を製造するには、第4の 実施形態の製造方法において、前述の図16(a)に示 すフォトレジストパターン12でシリコン基板1の表面 をマスクした後、シリコン基板1に対してボロン(B) 等のp型不純物イオンを注入し、それによってp型不純 物拡散層 7 a および 7 b を形成する工程を追加すればよ い。このp型不純物イオンの注入工程は、低濃度不純物 拡散層6 a および6 b のための n 型不純物イオンの注入 工程の前に行っても後に行っても良い。p型不純物イオ ンの注入条件は、例えば、加速エネルギーが20から4 0 k e V、注入ドーズ量が 5×10^{12} から 5×10^{13} c $c m^{-2}$ である。

【0126】 (第6の実施形態) 以下、図12を参照し ながら本発明による不揮発性半導体記憶装置の第5の実 施形態を説明する。本実施形態の記憶装置も、 n チャネ ルMOS型フラッシュEEPROMである。

揮発性半導体記憶装置は、p型半導体領域を含む単結晶 シリコン基板1のp型半導体領域に形成されている。図 9では、単一のメモリセルしか記載されていないが、現 実には、多数のメモリセルが同一基板上に集積されてい

【0128】本実施形態の装置は、半導体領域内に形成 される不純物拡散層の構成を除けば、図11の装置とほ とんど同じ構成であるので、両者に共通する構造につい ては説明を省略し、相違点を詳細に説明することにす

【0129】本実施形態に特徴的な点は、(1)浮遊ゲ ート電極3がドレイン領域の一部分とオーバーラップし ており、このオーバーラップ部分の中に、不純物濃度が チャネル長方向に沿って横方向に一定の「均一領域」が 含まれていること、(2) ドレイン領域が不純物濃度の 比較的低い第1の不純物拡散層6 b と、不純物濃度の比 較的高い第2の不純物拡散層11bと、第1および第2 不純物拡散層の間に設けられた第3の不純物拡散層8 b とを含んでいること、(3)チャネル領域が、ドレイン 領域のオーバーラップ部分に接する位置に形成された相 対的に高濃度のp型不純物拡散層7bを含んでいるこ と、および(4)第2の不純物拡散層11bとp型半導 体領域との間に設けられたn⁻型の低濃度不純物拡散層 12 bを含むことにある。

【0130】このn⁻型低濃度不純物拡散層12bは、 第3の不純物拡散層8bの不純物濃度よりも低い不純物 濃度を持つ。なお、本実施形態のp型不純物拡散層7b の不純物濃度は、基板表面領域において、2×10¹⁷か ら1×10¹⁸cm⁻³であり、n⁻型低濃度不純物拡散層 12bの不純物濃度は1×10¹⁶cm⁻³から1×10¹⁹ c m⁻³である。

【0131】本実施形態の記憶装置も、第5の実施形態 の装置と同様に動作し、第5の実施形態の装置による効 果と同様の効果が発揮される。この効果に加えて、本実 施形態によれば、n-型低濃度不純物拡散層12bの存 在がドレイン耐圧を向上させ、接合の寄生容量を低減す る。また、ドレイン接合の耐圧が大きいため、データ消 去時にリーク電流が減少し、消費電力の低減が達成され る。リーク電流の低減は、トンネル絶縁膜2へのホット 40 エレクトロンやホットホールの注入を抑制し、信頼性を 更に向上させる。

【0132】以下に、図17(a)~(c)を参照しな がら、本実施形態の記憶装置の製造方法を説明する。

【0133】まず、図17(a)に示すように、表面が 保護酸化膜50に覆われたシリコン基板1上にフォトレ ジストパターン12を形成した後、シリコン基板1中に ヒ素イオンおよびボロンを注入する。フォトレジストパ ターン12の幅(チャネル長方向に沿って計測したサイ ズ) は0.3から0.4 mとする。なお、本実施形態で 【0127】図12に示されるように、本実施形態の不 50 は、ヒ素イオンの注入加速エネルギーは30から60k

e V、ドーズ量は 1×10^{13} から 1×10^{14} c m⁻² とし、ボロンイオンの注入加速エネルギーは20から40 k e V、ドーズ量は 5×10^{12} から 5×10^{13} c m⁻² とする。このイオン注入によって、シリコン基板1の表面のフォトレジストパターン12で覆われていない領域に低濃度不純物拡散層6 a 'および6 b 'およびp型不純物拡散層7 a 'および7 b 'が形成される。イオン注入の条件は、シリコン基板1 の表面におけるn型不純物濃度がp型不純物濃度よりも大きくなるようにするとともに、基板表面から計測した低濃度不純物拡散層6 a 'および6 b 'の接合深さが、基板表面から計測したp型不純物拡散層7 a 'および7 b 'の接合深さよりも浅くなるようにする。

【0134】フォトレジストパターン12および保護酸 化膜50を除去した後、図17(b)に示すように、ト ンネル絶縁膜2、浮遊ゲート電極3、容量絶縁膜4およ び制御ゲート電極5からなる積層ゲート構造を形成す る。この積層ゲート構造は、熱酸化法によってトンネル 絶縁膜2を形成する工程、浮遊ゲート電極3となる第1 の多結晶シリコン膜を化学的気相成長法によってトンネ ル絶縁膜2上に堆積する工程、第1の多結晶シリコン膜 上に容量絶縁膜4を形成する工程、制御ゲート電極5と なる第2の多結晶シリコン膜を化学的気相成長法によっ て容量絶縁膜4上に堆積する工程、およびこれらの多層 膜を公知のリソグラフィおよびエッチング技術を用いて パターニングする工程を含む一連の製造プロセス工程に よって作成される。本実施形態では、積層ゲート構造の 幅 (チャネル長方向に沿って計測したサイズ) は0.5 から0.6μmとする。

【0135】上記積層ゲート構造のパターニングのため のリソグラフィ工程において、チャネル領域の中央部を 垂直に横切る平面に関して浮遊ゲート電極3と低濃度不 純物拡散層6a' および6b' とのオーバーラップの程 度が対称になるように、積層ゲート構造と低濃度不純物 拡散層6 a ' および6 b ' との位置あわせが実行され る。浮遊ゲート電極3と低濃度不純物拡散層6 b'との オーバーラップ部分のサイズ(オーバーラップ長)は、 本実施形態の場合、0.05から0.15 µ mとなる。 【0136】次に、図17(b)に示すように、パター ニングされた積層ゲート構造をマスクとして、ヒ素イオ ンを注入する。ヒ素イオンの注入加速エネルギーは30 から60keV、ドーズ量は5×10¹³から5×10¹⁴ cm⁻²とする。このイオン注入によって、半導体表面の うち積層ゲート構造が設けられている領域以外の領域 に、n型の不純物拡散層8a'および8b'が形成され る。低濃度不純物拡散層 6 a ' および 6 b ' のうち、積 層ゲート構造に覆われている領域には、追加的にヒ素イ オンが注入されないが、それ以外の領域には中間レベル のヒ素イオンドーピングが行われる。このため、低濃度 不純物拡散層6a'および6b'の一部は、低濃度ソー 50 ス領域6 a および低濃度ドレイン領域6 b として機能するようになる。また、p型不純物拡散層7 a ' および7 b' のうち、浮遊ゲート電極3によって覆われている部分は、p型不純物拡散層7 a および7 b として残る。

32

【0137】次に、図17 (c) に示すように、積層ゲート構造の側壁に絶縁性のサイドウオールスペーサー9 a および 9 b を形成した後、ヒ素イオンおよびリン

(P) イオンを注入する。ヒ素イオンの注入加速エネル ギーは30から60keV、ドーズ量は5×1014から $5 \times 10^{15} \, \text{cm}^{-2}$ とする。リンイオンの注入加速エネル ギーは40から60keV、ドーズ量は5×1012から $5 \times 10^{13} \, \text{cm}^{-2}$ とする。ヒ素イオン注入によって、半 導体表面のうち積層ゲート構造およびサイドウォールス ペーサ9 a および9 b が設けられている領域以外の領域 に、高濃度不純物拡散層11aおよび11bが形成され る。不純物拡散層8a'および8b'のうち、積層ゲー ト構造またはサイドウォールスペーサ9aおよび9bに 覆われている領域には、追加的にヒ素イオンが注入され ないが、それ以外の領域には高レベルのヒ素イオンドー 20 ピングが行われる。このため、不純物拡散層8a' およ び8 b'の一部は、中濃度ソース領域8 a および中濃度 ドレイン領域8 b として機能するようになるが、他の部 分は高濃度不純物拡散層11aおよび11bに変化す る。高濃度不純物拡散層11aおよび11bは、それぞ れ、高濃度ソース領域および高濃度ドレイン領域として 機能することになる。また、上記イオン注入によって注 入されたリンによって、n-型低濃度不純物拡散層12 aおよび12bが形成される。リンの不純物拡散係数 は、ヒ素の不純物拡散係数よりも大きいため、注入後に 行われる熱処理工程で、n⁻型低濃度不純物拡散層12 aおよび12bはサイドウォール9aおよび9bの下方 にも拡張する。

【0138】 (第7の実施形態) 以下、図13を参照しながら本発明による不揮発性半導体記憶装置の第7の実施形態を説明する。本実施形態の記憶装置も、nチャネルMOS型フラッシュEEPROMである。

【0139】図13に示されるように、本実施形態の不揮発性半導体記憶装置は、p型半導体領域を含む単結晶シリコン基板のp型半導体領域に形成されている。図13では、単一のメモリセルしか記載されていないが、現実には、多数のメモリセルが同一基板上に集積されている。

【0140】本実施形態の装置は、半導体領域内に形成される不純物拡散層の非対称構成を除けば、図12の装置とほとんど同じ構成であるので、両者に共通する構造については説明を省略し、相違点を詳細に説明することにする。

【0141】本実施形態の装置と図12の装置との間にある差異は、本装置のドレイン領域の構造が図12の装置のそれを同じ構造を有しながら、そのソース領域から

p型不純物拡散層7aが除かれた構造を有している点に ある。

【0142】本実施形態の装置では、書き込み動作をド レイン側で行い、消去動作をソース側で行うことができ る。このため、形成する電界強度を更に大きくすること ができ、それによって注入効率をいっそう向上させるこ とが可能である。

【0143】消去動作時においては、制御ゲート電極5 に-6から-8V、ソース領域11aに5から6V、ド レイン領域11bおよび基板に0Vの電圧を印加し、ト ンネル絶縁膜2を流れるトンネル電流によって電子を浮 遊ゲート電極3からソース領域に引き抜く。この場合、 上記電圧印加条件下でトンネル絶縁膜2に形成される最 も電界強度の強い部分で電子のトンネリングが生じる。 電子の引き抜きは、ソース領域で行われるので、書き込 み(電子の注入)とは異なった場所になり、トンネル絶 縁膜2の劣化が少なく信頼性に優れている。

【0144】なお、ドレイン側にのみp型不純物拡散層 7 bを設けるには、p型不純物拡散層 7 bを形成するた めの不純物イオン注入工程の前に、ソース側をレジスト パターンによって覆っておけばよい。 この点以外につい ては、図17(a)から(c)を参照して説明した製造 方法と同様の製造方法によって図13の装置を製造する ことができる。

【0145】 (第8の実施形態) 以下、図14を参照し ながら本発明による不揮発性半導体記憶装置の第8の実 施形態を説明する。本実施形態の記憶装置も、nチャネ ルMOS型フラッシュEEPROMである。

【0146】図14に示されるように、本実施形態の不 揮発性半導体記憶装置は、p型半導体領域を含む単結晶 シリコン基板のp型半導体領域に形成されている。図1 4では、単一のメモリセルしか記載されていないが、現 実には、多数のメモリセルが同一基板上に集積されてい る。

【0147】本実施形態の装置と図13の装置との間に ある差異は、本装置のドレイン領域の構造が図13の装 置のそれを同じ構造を有しながら、そのソース領域から 低濃度不純物拡散層 6 a が更に除かれた構造を有してい る点にある。

【0148】本実施形態においても、消去のための電子 の引き抜きをソース側で行う。このため、ドレイン領域 に印加される電圧は、例えば5V程度と低く、n⁻型低 濃度不純物拡散層 6 b および p 型不純物拡散層 7 b の不 純物濃度を、それぞれ、第5および6の実施形態の装置 の不純物濃度よりも高くしても、ドレイン側の耐圧低下 はほとんど問題にならない。このため、本実施形態で は、低濃度不純物拡散層6 b および p 型不純物拡散層 7 bの不純物濃度を、それぞれ、1×10¹⁹から1×10 20 c m⁻³および 1×10^{17} から 1×10^{18} c m⁻³に設定 している。低濃度不純物拡散層 6 b の不純物濃度が高い 50 から 0.6 μ m とする。

ので、同一のドレイン電圧を高濃度ドレイン領域11b に印加しても、チャネル領域内に形成される電界の強度 が上昇し、注入効率が向上する。

【0149】消去動作においては制御ゲート電極5に一 6から-8V、ソース領域11aに5から6V、ドレイ ン領域116およびシリコン基板1に0Vの電圧を印加 し、トンネル酸化膜2を流れるトンネル電流によって電 子を浮遊ゲート電極3からソース領域に引き抜く。この 場合も、電子の引き抜きはソース側で行われるので、書 き込み(電子の注入)とは異なった場所でトンネリング が生じ、トンネル絶縁膜2の劣化が少なく信頼性に優れ ている。また、n⁻型低濃度不純物拡散層12aの存在 がソース接合の耐圧を改善し、消去動作時のリーク電流 を小さくする。このため、消費電力の低減が図れる。リ ーク電流の低減は、トンネル絶縁膜2へのホットエレク トロンおよびホットホールの注入を抑制するので、信頼 性を向上させる。

【0150】以下に、図18(a)~(c)を参照しな がら、本実施形態の記憶装置の製造方法を説明する。

【0151】まず、図18 (a) に示すように、表面が 保護酸化膜50に覆われたシリコン基板1上にフォトレ ジストパターン12を形成した後、シリコン基板1中に ヒ素イオンおよびボロンを注入する。フォトレジストパ ターン12の幅(チャネル長方向に沿って計測したサイ ズ)は、活性領域のうちチャネル領域となる部分および ソース領域となる部分を覆うように形成される。ヒ素イ オンの注入加速エネルギーは30から60keV、ドー ズ量は 1×10^{13} から 1×10^{14} c m⁻²とし、ボロンイ オンの注入加速エネルギーは20から40keV、ドー ズ量は 1×10^{13} から 1×10^{14} c m⁻²とする。このイ オン注入によって、シリコン基板1の表面のフォトレジ ストパターン12で覆われていない領域に低濃度不純物 拡散層6b′およびp型不純物拡散層7b′が形成され る。

【0152】フォトレジストパターン12および保護酸 化膜50を除去した後、図18(b)に示すように、ト ンネル絶縁膜2、浮遊ゲート電極3、容量絶縁膜4およ び制御ゲート電極5からなる積層ゲート構造を形成す る。この積層ゲート構造は、熱酸化法によってトンネル 絶縁膜2を形成する工程、浮遊ゲート電極3となる第1 の多結晶シリコン膜を化学的気相成長法によってトンネ ル絶縁膜2上に堆積する工程、第1の多結晶シリコン膜 上に容量絶縁膜4を形成する工程、制御ゲート電極5と なる第2の多結晶シリコン膜を化学的気相成長法によっ て容量絶縁膜4上に堆積する工程、およびこれらの多層 膜を公知のリソグラフィおよびエッチング技術を用いて パターニングする工程を含む一連の製造プロセス工程に よって作成される。本実施形態では、積層ゲート構造の 幅(チャネル長方向に沿って計測したサイズ)は0.5

【0153】上記積層ゲート構造のパターニングのため のリソグラフィ工程において、浮遊ゲート電極3と低濃 度不純物拡散層6 b'とのオーバーラップの程度が、5 0から150nm程度になるように、積層ゲート構造と 低濃度不純物拡散層6 b'との位置あわせが実行され る。

【0154】次に、図18 (c) に示すように、パター ニングされた積層ゲート構造をマスクとして、ヒ素イオ ンを注入する。ヒ素イオンの注入加速エネルギーは30 から60keV、ドーズ量は 1×10^{14} から 5×10^{14} cm⁻²とする。このイオン注入によって、半導体表面の うち積層ゲート構造が設けられている領域以外の領域 に、不純物拡散層8a'および8b'が形成される。低 濃度不純物拡散層6b°のうち、積層ゲート構造に覆わ れている領域には、追加的にヒ素イオンが注入されない が、それ以外の領域には中間レベルのヒ素イオンドーピ ングが行われる。このため、低濃度不純物拡散層6 b' の一部は、低濃度ドレイン領域6 b として機能するよう になる。また、p型不純物拡散層7b'のうち、浮遊ゲ ート電極3によって覆われている部分は、p型不純物拡 散層7bとして残る。

【0155】次に、図18(c)に示すように、積層ゲ ート構造の側壁に絶縁性のサイドウオールスペーサー9 aおよび9bを形成した後、ヒ素イオンおよびリン

(P) イオンを注入する。ヒ素イオンの注入加速エネル ギーは30から60keV、ドーズ量は5×10¹⁴から $5 \times 10^{15} \, \text{cm}^{-2}$ とする。リンイオンの注入加速エネル ギーは40から60keV、ドーズ量は 1×10^{12} から $1 \times 10^{14} \, \text{cm}^{-2}$ とする。ヒ素イオンを注入することに よって、半導体表面のうち積層ゲート構造およびサイド ウォールスペーサ9 a および9 b が設けられている領域 以外の領域に、高濃度不純物拡散層11aおよび11b が形成される。不純物拡散層8a' および8b' のう

ち、積層ゲート構造またはサイドウォールスペーサ9 a および9 b に覆われている領域には、追加的にヒ素イオ ンが注入されないが、それ以外の領域には高レベルのヒ 素イオンドーピングが行われる。このため、不純物拡散 層8a'および8b'の一部は、中濃度ソース領域8a および中濃度ドレイン領域8bとして機能するようにな るが、他の部分は高濃度不純物拡散層11aおよび11 bに変化する。高濃度不純物拡散層11aおよび11b は、それぞれ、高濃度ソース領域および高濃度ドレイン 10 領域として機能することになる。また、注入されたリン によって、n⁻型低濃度不純物拡散層12aおよび12 bが形成される。

【0156】以上説明してきたように、第3から第8の 実施形態では、低濃度不純物拡散層6 b の全体が浮遊ゲ ート電極3によって覆われる位置に形成され、しかも、 低濃度不純物拡散層6bのドレイン側端部に連結する位 置にはドレイン電位を低濃度不純物拡散層6bに伝達す るための高濃度不純物拡散層が形成されている。このた め、データ書き込みに際して浮遊ゲート電極3に高い電 位を与えると、浮遊ゲート電極3の電位に応じて、浮遊 ゲート電極3の真下に反転層が形成され、その結果、図 8 (a) に示すような表面電位分布が形成されることに なる。

【0157】図19(a) および(b) は、本発明の不 揮発性半導体記憶装置において、データ書き込み時およ びデータ消去時に電子トンネリングがどこで生じるかを 模式的に示す図である。データ書き込み時と消去時に浮 遊ゲート電極3等に与えられる電位は、例えば、以下の 表1に示す通りである(単位はボルト)。 なお、データ 30 書き込み時には、基板に-2~-3ボルトの電位を与え ても良い。

[0158]【表 1 】

	ソース領域	浮遊ゲート	ドレイン領域
書き込み時	0	+3.3~5	+ 5
消去時 (例1)	0	0	+ 1 0
清去時 (例2)	0	– 5	+ 5

データ書き込み時、電子は主に矢印Aで示される経路を 通って第1の不純物拡散層6bのチャネル側端部から浮 遊ゲート電極3に注入される。これに対して、データ消 去時、図19(a)の構造では、浮遊ゲート電極3の電 子は主に矢印Bの経路を通って第2の不純物拡散層11 bに引き抜かれる。また、図19(b)の構造では、デ ータ消去時、浮遊ゲート電極3の電子は主に矢印Bの経 路を通って第3の不純物拡散層8bに引き抜かれる。

【0159】このように、本発明の不揮発性半導体記憶 装置によれば、書き込み動作時における電子注入の位置 と、消去動作時における電子のトンネリング位置とが異 50 憶装置はこのようなスタック型ゲート構造を持つものに

40 なるため、トンネル絶縁膜2の劣化が少なく、信頼性に 優れる。また、ドレイン側でデータの書き込みおよび消 去を実行することができるため、ソース側にビット線を 接続する回路構成を実現でき、読み出しディスターブが 無くなる。なお、消去動作は、浮遊ゲート電極3に蓄積 された電子をソース領域8aまたは11aへ引き抜くこ とによって実行することも可能である。

【0160】上記各実施形態では、浮遊ゲート電極3の 上方に容量絶縁膜(第2の絶縁膜)4を介して制御ゲー ト電極5を積層しているが、本発明の不揮発性半導体記 限定されない。制御ゲート電極5の少なくとも一部がチャネル領域上に絶縁膜を介して対向する構造を有する不揮発性半導体記憶装置でも、図8(a)および(b)を用いて説明した現象が生じるため、スタック型ゲート構造を有する不揮発性半導体記憶装置と同様の効果が得られる。

[0161]

【発明の効果】本発明によれば、浮遊ゲート電極がドレイン領域の一部分とオーバーラップし、そのオーバーラップ部分がチャネル長方向に沿って水平横方向に不純物 濃度が一定の領域を含むため、データ書き込み時に半導体領域内に形成される水平横方向電界の強度ピーク位置を浮遊ゲート電極のドレイン側エッジより内部にシフトさせ、それによってホットエレクトロンを効率良く浮遊ゲート電極に注入させることが可能になる。その結果、チャネルホットエレクトロンの注入効率が向上し、書き込み速度の向上または書き込み電圧の低下が実現する。

【図面の簡単な説明】

【図1】従来のMOS型フラッシュEEPROMの断面図である。

【図2】本発明による不揮発性半導体記憶装置の第1の 実施形態の断面図である。

【図3】第1の実施形態の装置のドレイン領域における 断面構成、不純物濃度および水平方向電界強度分布を模 式的に示す図

【図4】(a)は、第1の実施形態の装置のドレイン領域における水平方向電界強度分布を模式的に示す図、

(b) は、従来の装置のドレイン領域における水平方向 電界強度分布を模式的に示す図である。

【図5】(a)から(d)は、図2の装置の製造方法を 説明するための工程断面図である。

【図6】本発明による不揮発性半導体記憶装置の第2の 実施形態の断面図である。

【図7】本発明による不揮発性半導体記憶装置の第3の 実施形態の断面図である。 【図8】 (a) は、データ書き込み時におけるドレイン 領域およびその近傍の表面電位(ポテンシャル)を示す 図であり、(b) は、浮遊ゲート電極の電位が低下した ときのドレイン領域およびその近傍の表面電位(ポテン シャル)を示す図である。

38

【図9】(a)および(b)は、図7の装置の製造方法 を説明するための工程断面図である。

【図10】本発明による不揮発性半導体記憶装置の第3 の実施形態の断面図である。

10 【図11】本発明による不揮発性半導体記憶装置の第4 の実施形態の断面図である。

【図12】本発明による不揮発性半導体記憶装置の第5 の実施形態の断面図である。

【図13】本発明による不揮発性半導体記憶装置の第6 の実施形態の断面図である。

【図14】本発明による不揮発性半導体記憶装置の第7 の実施形態の断面図である。

【図15】(a)から(c)は、図6の装置の製造方法を説明するための工程断面図である。

20 【図16】(a)から(c)は、図7の装置の製造方法 を説明するための工程断面図である。

【図17】(a)から(c)は、図9の装置の製造方法を説明するための工程断面図である。


【図18】 (a) から (c) は、図11の装置の製造方法を説明するための工程断面図である。

【図19】(a) および(b) は、本発明の不揮発性半導体記憶装置において、データ書き込み時およびデータ消去時に電子トンネリングがどこで生じるかを模式的に示す図である。


30 【符号の説明】


- 1 単結晶半導体基板
- 2 トンネル絶縁膜
- 3 浮遊制御ゲート (FG)
- 4 容量絶縁膜
- 5 制御ゲート電極 (CG)


【図1】





[図2]
































7ь





[図16]

















フロントページの続き

(72) 発明者 堀 敦

大阪府門真市大字門真1006番地 松下電器· 産業株式会社内

(72) 発明者 加藤 淳一

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 小田中 紳二

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 小椋 正気

アメリカ合衆国, ニューヨーク州 12590, ワッピンジャーズ フォールス, オールド ホープウェル ロード 140, ヘイロー エルエスアイ デザイン アンド デバ イス テクノロジー インコーポレイテッ ド内